JPH04133658A - 共振型ｄｃ―ｄｃコンバータ - Google Patents
共振型ｄｃ―ｄｃコンバータInfo
- Publication number
- JPH04133658A JPH04133658A JP25369190A JP25369190A JPH04133658A JP H04133658 A JPH04133658 A JP H04133658A JP 25369190 A JP25369190 A JP 25369190A JP 25369190 A JP25369190 A JP 25369190A JP H04133658 A JPH04133658 A JP H04133658A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- input
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイッチの開閉動作により入力電源からの電
力を共振タンクに供給するようにした共振型ＤＣ−ＤＣ
Ｃ−式−タの改良に関する。
力を共振タンクに供給するようにした共振型ＤＣ−ＤＣ
Ｃ−式−タの改良に関する。
ｒｃｌａｓ＋ Ｅ ｒｅＳｏｎａｎｔ ＲｅＨｌａｔｃ
ｄ ＤＣ／ＤＣＰｏｗｅ＋ Ｃｏｎｖｅｕｅ＋＋：Ａｎ
ａｌｙｓｉ＋ ｏｆ Ｏｐｅ＋ａｔｉｏｎ＋、ａｎｄ
Ｅｘｐ＋＋ｉｍｅｎｔ＋ｌ Ｒｅ５ｕｌｔｓ ａｔ １
．５Ｍ１ｂ Ｊ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ
ＯＮ ＰＯＵＲＥＬＥＣＴＲＯＮＩＣ３，ＶＯＬ、ＰＥ
−Ｉ Ｎｏ、２ ＡＰＲＩＬ ＋９８６、またはＵＳＰ
第４．６０７，３２３号公報には、スイッチの開閉周波
数を変化させて変換出力を制御する共振型ＤＣ−ＤＣＣ
−式−タか記載されている。
ｄ ＤＣ／ＤＣＰｏｗｅ＋ Ｃｏｎｖｅｕｅ＋＋：Ａｎ
ａｌｙｓｉ＋ ｏｆ Ｏｐｅ＋ａｔｉｏｎ＋、ａｎｄ
Ｅｘｐ＋＋ｉｍｅｎｔ＋ｌ Ｒｅ５ｕｌｔｓ ａｔ １
．５Ｍ１ｂ Ｊ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ
ＯＮ ＰＯＵＲＥＬＥＣＴＲＯＮＩＣ３，ＶＯＬ、ＰＥ
−Ｉ Ｎｏ、２ ＡＰＲＩＬ ＋９８６、またはＵＳＰ
第４．６０７，３２３号公報には、スイッチの開閉周波
数を変化させて変換出力を制御する共振型ＤＣ−ＤＣＣ
−式−タか記載されている。
また、「補助スイッチにより電圧調整を行う準Ｅ級共振
形ＤＣ−ＤＣコンバータの静特性の解析」電子情報通信
学会論文誌 Ｃ−ＩＩ ＶＯＩ、＋７２−Ｃ−Ｉ［Ｎ
α６ ｐｐ、 ６０５−６１６ に記載されているよ
うに、補助スイッチのスイッチングのデユーティを変更
して回路の共振周波数を変更し、これにより出力を制御
する共振型ＤＣ−ＤＣＣ−式−タが提案されている。
形ＤＣ−ＤＣコンバータの静特性の解析」電子情報通信
学会論文誌 Ｃ−ＩＩ ＶＯＩ、＋７２−Ｃ−Ｉ［Ｎ
α６ ｐｐ、 ６０５−６１６ に記載されているよ
うに、補助スイッチのスイッチングのデユーティを変更
して回路の共振周波数を変更し、これにより出力を制御
する共振型ＤＣ−ＤＣＣ−式−タが提案されている。
上記従来の共振型ＤＣ−ＤＣＣ−式−タは、いずれも充
分に平滑化された直流電源を電源とじたものであり、利
用容易で実用的な商用電源を整流しコンデンサで平滑し
て電源としたものではない。
分に平滑化された直流電源を電源とじたものであり、利
用容易で実用的な商用電源を整流しコンデンサで平滑し
て電源としたものではない。
かかる商用電源から得られる入力電源の場合、該入力電
流に高調波歪みか顕著に現われてスイッチでのスイッチ
ング損失を招来し、力率が低下するという不都合か見ら
れた。
流に高調波歪みか顕著に現われてスイッチでのスイッチ
ング損失を招来し、力率が低下するという不都合か見ら
れた。
本発明は、上記に鑑みてなされたもので、商用電源を整
流しコンデンサで平滑して入力電源とした場合でも高調
波歪みの影響を軽減して力率か改善し得る共振型ＤＣ−
ＤＣコンバータを提供することを目的とするものである
。
流しコンデンサで平滑して入力電源とした場合でも高調
波歪みの影響を軽減して力率か改善し得る共振型ＤＣ−
ＤＣコンバータを提供することを目的とするものである
。
本発明は、スイッチの開閉動作により入力電源からの電
力を共振タンクに供給するようにした共振型ＤＣ−ＤＣ
コンバータにおいて、商用電源を全波または半波整流し
、更に平滑して上記入力電源を得る入力電源形成手段と
、上記共振タンクの共振周波数よりも高い周波数で上記
スイッチを開閉させるべくスイッチ開閉用パルスを出力
するパルス発生手段と、該パルス発生手段の発生パルス
周波数を上記入力電源に含まれるリップル電圧に対して
比例的に上昇させるパルス周波数変更手段とを備えたも
のである。
力を共振タンクに供給するようにした共振型ＤＣ−ＤＣ
コンバータにおいて、商用電源を全波または半波整流し
、更に平滑して上記入力電源を得る入力電源形成手段と
、上記共振タンクの共振周波数よりも高い周波数で上記
スイッチを開閉させるべくスイッチ開閉用パルスを出力
するパルス発生手段と、該パルス発生手段の発生パルス
周波数を上記入力電源に含まれるリップル電圧に対して
比例的に上昇させるパルス周波数変更手段とを備えたも
のである。
〔作用１
本発明によれば、スイッチの開閉周波数は共振タンクの
共振周波数よりも高く設定されている。
共振周波数よりも高く設定されている。
そして、入力電源に含まれる商用周波数（またはその２
倍）でのリップル電圧により、スイッチの開閉周波数か
りップル電圧に対して比例的に上昇し、これによりリッ
プル電圧か高くなるに応じてスイッチの開閉周波数が共
振タンクの共振周波数から単離するように上昇変化する
。このため、変換出力が減少して入力電源に含まれる高
調波歪みの影響が抑制される。
倍）でのリップル電圧により、スイッチの開閉周波数か
りップル電圧に対して比例的に上昇し、これによりリッ
プル電圧か高くなるに応じてスイッチの開閉周波数が共
振タンクの共振周波数から単離するように上昇変化する
。このため、変換出力が減少して入力電源に含まれる高
調波歪みの影響が抑制される。
第１図は、本発明に係る共振型ＤＣ−ＤＣ）ンバータの
一例を示すブロック図である。
一例を示すブロック図である。
商用電源１からコンデンサＣＩまでは入力電源形成手段
を構成し、該商用電源１からの交流出力はコンデンサＣ
２を有するノイズフィルタＮＦを介してダイオードＤ３
〜Ｄ６から成るダイオードブリッジに導かれ、全波整流
される。この全波整流電流はコンデンサＣ１で平滑され
、入力電源とされる（第３図、ａ）。上記コンデンサＣ
Ｉは容量の小さいコンデンサが用いられる。例えば、該
コンデンサＣ１の容量をＣｉとし、回路の実効負荷抵抗
をＲとしたとき、 ｆｆ Ｃ１ｘＲ＜０．０ＣＩＩ ・・・（１）ｆｆ の関係を満たすような容量Ｃｉか選定されることが、本
実施例における低平滑度を得る回路設計上好ましい。上
記（１）式の数値ｒＯ，Ｃｌ０ＩＪは商用電源を全波整
流したときの１波長の略１／１０に相当している。
を構成し、該商用電源１からの交流出力はコンデンサＣ
２を有するノイズフィルタＮＦを介してダイオードＤ３
〜Ｄ６から成るダイオードブリッジに導かれ、全波整流
される。この全波整流電流はコンデンサＣ１で平滑され
、入力電源とされる（第３図、ａ）。上記コンデンサＣ
Ｉは容量の小さいコンデンサが用いられる。例えば、該
コンデンサＣ１の容量をＣｉとし、回路の実効負荷抵抗
をＲとしたとき、 ｆｆ Ｃ１ｘＲ＜０．０ＣＩＩ ・・・（１）ｆｆ の関係を満たすような容量Ｃｉか選定されることが、本
実施例における低平滑度を得る回路設計上好ましい。上
記（１）式の数値ｒＯ，Ｃｌ０ＩＪは商用電源を全波整
流したときの１波長の略１／１０に相当している。
なお、Ｃ１ＸＲの値は上記（１）式に限定ｆｆ
されず、少な（ともｒｏ、Ｏ１ｌ以下であればよい。
第３図の波形ａは、商用電源を上記ダイオードＤ３〜Ｄ
６から成るダイオードブリッジで全波整流し、更に上記
コンデンサＣＩで平滑した入力電源の電圧波形を示す。
６から成るダイオードブリッジで全波整流し、更に上記
コンデンサＣＩで平滑した入力電源の電圧波形を示す。
同波形ａに示すように、入力電源は上記（１）式の下で
は商用周波数の１／２の周期の正弦波状のリップルを有
している。
は商用周波数の１／２の周期の正弦波状のリップルを有
している。
なお、ダイオードブリッジに代えて半波整流する整流回
路を用いてもよい。
路を用いてもよい。
コンデンサＣとコイルＬからなる直列回路は共振タンク
を構成するものである。コンデンサＣ１は上記共振タン
クの特性インピーダンス（共振周波数に関与）を変更す
るためのものである。チョークコイルＬｉは上記入力電
源から電力を上記共振タンクに供給するものである。Ｓ
Ｗは上記コンデンサＣ１に並列接続され、後述するケー
ト駆動用トランジスタＱ１〜Ｑ４ （以下、ゲート駆
動回路１０という）からの開閉用のパルス列信号により
スイッチングされるパワーＭＯ９ｈランジスタからなる
スイッチである。
を構成するものである。コンデンサＣ１は上記共振タン
クの特性インピーダンス（共振周波数に関与）を変更す
るためのものである。チョークコイルＬｉは上記入力電
源から電力を上記共振タンクに供給するものである。Ｓ
Ｗは上記コンデンサＣ１に並列接続され、後述するケー
ト駆動用トランジスタＱ１〜Ｑ４ （以下、ゲート駆
動回路１０という）からの開閉用のパルス列信号により
スイッチングされるパワーＭＯ９ｈランジスタからなる
スイッチである。
トランスＴは上記スイッチＳＷのスイッチングにより一
次側コイルＮ１を介して二次側コイルＮ２１．Ｎ２２に
電圧を誘起するものである。ダイオドＤ７．Ｄ８および
コンデンサＣ８は上記二次側コイルＮ２□、Ｎ２２の誘
起電圧を全波整流、平滑するものである。
次側コイルＮ１を介して二次側コイルＮ２１．Ｎ２２に
電圧を誘起するものである。ダイオドＤ７．Ｄ８および
コンデンサＣ８は上記二次側コイルＮ２□、Ｎ２２の誘
起電圧を全波整流、平滑するものである。
以上の共振タンクからコンデンサＣＯまての回路により
変換回路か構成されている。
変換回路か構成されている。
２は出力側に接続された負荷で、Ｒ８は該負荷２に供給
される出力電流を検出する出力電流検出抵抗である。
される出力電流を検出する出力電流検出抵抗である。
３はオペアンプからなる比較回路で、非反転入力端子に
は不図示の定電源Ｖ Ｉ）を抵抗Ｒ，，，Ｒ２で分圧し
た比較基準電圧（第３図、ａ、破線レベル）か入力され
、反転入力端子には上記入力電源か抵抗Ｒ３，Ｒ４て分
圧されて入力されている。
は不図示の定電源Ｖ Ｉ）を抵抗Ｒ，，，Ｒ２で分圧し
た比較基準電圧（第３図、ａ、破線レベル）か入力され
、反転入力端子には上記入力電源か抵抗Ｒ３，Ｒ４て分
圧されて入力されている。
該比較回路３は入力電源が上記比較基準電圧以上の期間
ロウレベルを出力し、以下の期間ノ１イレベルを出力す
るようになされている（第３図、ｂ）。
ロウレベルを出力し、以下の期間ノ１イレベルを出力す
るようになされている（第３図、ｂ）。
なお、この比較基準電圧は入力電源のリップル電圧を考
慮して設定されている。４はオペアンプからなる比較回
路で、非反転入力端子には不図示の定電源Ｖｐを抵抗Ｒ
５，Ｒ６て分圧した比較基準電圧が入力され、反転入力
端子には上記出力電流検出抵抗Ｒ８からの検出電圧か入
力されている。
慮して設定されている。４はオペアンプからなる比較回
路で、非反転入力端子には不図示の定電源Ｖｐを抵抗Ｒ
５，Ｒ６て分圧した比較基準電圧が入力され、反転入力
端子には上記出力電流検出抵抗Ｒ８からの検出電圧か入
力されている。
該比較回路４は検出電圧、すなわち出力電流か比較基準
電圧を越えるとロウレベルを出力し、それ以下のときは
ハイレベルを出力するようになされている（第３図、Ｃ
）。
電圧を越えるとロウレベルを出力し、それ以下のときは
ハイレベルを出力するようになされている（第３図、Ｃ
）。
５及び６はＤ−フリップフロツプ（以下、Ｄ−ＦＦとい
う）て、Ｄ−ＦＦ５のＣＫ１端子には比較回路３の出力
か、Ｄ１端子には比較回路４の出力か導かれ、一方、Ｄ
−ＦＦ６のＤ２端子にはＤＦＦ５のＱ工出力（第３図、
ｄ）か、ＣＫ２端子には後述する電圧制御型発振回路（
以下、■Ｃ○という）８の出力（第３図、ｅ）か導かれ
ている。なお、このＤ−ＦＦ５，６はＣＫ１．ＣＫ２端
子への入力信号かハイからロウへの変化タイミングで動
作するようになされている。７はＮＡＮＤ回路で、上記
Ｄ −Ｆ Ｆ ６のＱ２出力（第３図、ｆ）及びＶＣＯ
８の出力ｅが導かれている。
う）て、Ｄ−ＦＦ５のＣＫ１端子には比較回路３の出力
か、Ｄ１端子には比較回路４の出力か導かれ、一方、Ｄ
−ＦＦ６のＤ２端子にはＤＦＦ５のＱ工出力（第３図、
ｄ）か、ＣＫ２端子には後述する電圧制御型発振回路（
以下、■Ｃ○という）８の出力（第３図、ｅ）か導かれ
ている。なお、このＤ−ＦＦ５，６はＣＫ１．ＣＫ２端
子への入力信号かハイからロウへの変化タイミングで動
作するようになされている。７はＮＡＮＤ回路で、上記
Ｄ −Ｆ Ｆ ６のＱ２出力（第３図、ｆ）及びＶＣＯ
８の出力ｅが導かれている。
ｖｃｏｓは入力端Ｐｉと出力端Ｐｏを有し、上記スイッ
チＳＷを開閉動作させるパルス列ｅを出力するパルス発
生手段である。信号入力端Ｐ１には入力電源を抵抗Ｒ□
０．Ｒ１□、ツェナーダイオードＤ工、及びコンデンサ
Ｃ１，０から成る定電圧回路で分圧設定した基準電圧と
、抵抗Ｒ工３からの該入力電源のリップルに比例した電
圧か重畳され、それぞれ抵抗Ｒ工、を介して入力される
。なお、ダイオードＩ）ｉｏは入力端Ｐｉの入力電圧が
上記基準電圧以下にならないようにするものである。こ
の結果、ｖｃｏｓは入力端Ｐｉに印加される電圧に比例
した周波数のパルス信号を出力端Ｐｏから送出する。
チＳＷを開閉動作させるパルス列ｅを出力するパルス発
生手段である。信号入力端Ｐ１には入力電源を抵抗Ｒ□
０．Ｒ１□、ツェナーダイオードＤ工、及びコンデンサ
Ｃ１，０から成る定電圧回路で分圧設定した基準電圧と
、抵抗Ｒ工３からの該入力電源のリップルに比例した電
圧か重畳され、それぞれ抵抗Ｒ工、を介して入力される
。なお、ダイオードＩ）ｉｏは入力端Ｐｉの入力電圧が
上記基準電圧以下にならないようにするものである。こ
の結果、ｖｃｏｓは入力端Ｐｉに印加される電圧に比例
した周波数のパルス信号を出力端Ｐｏから送出する。
抵抗Ｒ１，３とＲ工、は入力電源のリップル電圧に対す
る帰還量を規制するものである。
る帰還量を規制するものである。
９は該ＮＡＮＤ回路７の出力を反転するイン／くｍ７で
、反転出力（第３図、ｇ）は電力増幅用のトランジスタ
ロ工〜Ｑ４からなるゲート駆動回路１０に導かれて開閉
用パルス信号としてスイッチＳＷのゲートに導かれる。
、反転出力（第３図、ｇ）は電力増幅用のトランジスタ
ロ工〜Ｑ４からなるゲート駆動回路１０に導かれて開閉
用パルス信号としてスイッチＳＷのゲートに導かれる。
第２図は、ｖｃｏｓの入力電圧レベルと出力周波数の関
係を示す特性図である。図中、ｆｗは前記共振タンクに
おける共振周波数、ＶＤｌ、０はダイオードＤＩＯを介
して入力端Ｐ１に印加される基準電圧、すなわち入力電
源のリップル電圧が最低レベルの時点（例えば略０（ｖ
））で、この時の■ＣＯ８の出力パルスの周波数はｆＤ
ｌｏである。すなわち、この周波数ｆＤ１０は共振周波
数ｆｗに比して多少大きめに設定されており、例えばＩ
Ｍ、Ｈｚに設定されている。従って、抵抗Ｒ工、を介し
て入力電源のリップル電圧に比例した電圧かダイオード
Ｄ １０からの基準電圧に重畳されると、出力端ＰＯか
らの出力パルスの周波数は共振周波数ｆｗに対して単離
する高周波方向に上昇変化することとなる。なお、出力
周波数と入力電源のリップル電圧きの関係は、上記単離
性を備える限り、第２図に示す一次的比例のみならず二
次的、あるいはその他の比例関係にあってもよい。
係を示す特性図である。図中、ｆｗは前記共振タンクに
おける共振周波数、ＶＤｌ、０はダイオードＤＩＯを介
して入力端Ｐ１に印加される基準電圧、すなわち入力電
源のリップル電圧が最低レベルの時点（例えば略０（ｖ
））で、この時の■ＣＯ８の出力パルスの周波数はｆＤ
ｌｏである。すなわち、この周波数ｆＤ１０は共振周波
数ｆｗに比して多少大きめに設定されており、例えばＩ
Ｍ、Ｈｚに設定されている。従って、抵抗Ｒ工、を介し
て入力電源のリップル電圧に比例した電圧かダイオード
Ｄ １０からの基準電圧に重畳されると、出力端ＰＯか
らの出力パルスの周波数は共振周波数ｆｗに対して単離
する高周波方向に上昇変化することとなる。なお、出力
周波数と入力電源のリップル電圧きの関係は、上記単離
性を備える限り、第２図に示す一次的比例のみならず二
次的、あるいはその他の比例関係にあってもよい。
次に、動作について説明する。
比較回路３は入力電源のリップルが比較回路３の比較基
準電圧以下の期間、ハイレベルのパルスｂを出力してい
る。なお、このパルスｂは入力電源が商用電源から得ら
れているため、略一定の周期で現われている。例えば商
用周波数が５０Ｈｚの場合、その周期は１０ｍ５である
。
準電圧以下の期間、ハイレベルのパルスｂを出力してい
る。なお、このパルスｂは入力電源が商用電源から得ら
れているため、略一定の周期で現われている。例えば商
用周波数が５０Ｈｚの場合、その周期は１０ｍ５である
。
以下、第３図のタイムチャートにおける各期間毎に説明
する。
する。
＋＋；１１〜ｔ２期間
通常時、すなわち負荷２への出力電流が好適な範囲内に
あるときは、比較回路４は、波形Ｃに示すようにハイレ
ベルを出力しており、この間Ｄ−ＦＦ５のＱ１出力ｄは
ハイレベルに維持される。
あるときは、比較回路４は、波形Ｃに示すようにハイレ
ベルを出力しており、この間Ｄ−ＦＦ５のＱ１出力ｄは
ハイレベルに維持される。
このため、Ｄ−ＦＦ６はＣＫ２端子にＶＣＯ８の出力端
ＰＯからのパルス列ｅか入力されても、Ｑ２出力は、波
形ｆに示すようにハイレベルに維持される。従って、Ｎ
ＡＮＤ回路７は上記ｖＣＯ８の出力端Ｐｏからの周波数
パルス列ｅを反転させて通過させ、この反転パルス列は
次段インバータて元の極性に反転された後、ゲート駆動
回路１０に導かれる。この結果、スイッチＳＷがパルス
列ｇによりスイッチングされて共振タンクを駆動させ、
これにより変換回路が稼動されて負荷２へ出力電流を供
給する。
ＰＯからのパルス列ｅか入力されても、Ｑ２出力は、波
形ｆに示すようにハイレベルに維持される。従って、Ｎ
ＡＮＤ回路７は上記ｖＣＯ８の出力端Ｐｏからの周波数
パルス列ｅを反転させて通過させ、この反転パルス列は
次段インバータて元の極性に反転された後、ゲート駆動
回路１０に導かれる。この結果、スイッチＳＷがパルス
列ｇによりスイッチングされて共振タンクを駆動させ、
これにより変換回路が稼動されて負荷２へ出力電流を供
給する。
（２）ｔ２〜ｔ３期間
負荷２への出力電流が増大して、１２時点て比較回路４
の出力Ｃがロウレベルに変化しても、次周期のパルス信
号Ｂ□が発生するまでは、Ｄ−ＦＦ５のＱ１出力は上記
（＋１ と同じ状態に持続されるため、スイッチＳＷ
がパルス列ｇによりスイッチングされて変換回路を稼動
させ、負荷２へ出力電流を供給する。
の出力Ｃがロウレベルに変化しても、次周期のパルス信
号Ｂ□が発生するまでは、Ｄ−ＦＦ５のＱ１出力は上記
（＋１ と同じ状態に持続されるため、スイッチＳＷ
がパルス列ｇによりスイッチングされて変換回路を稼動
させ、負荷２へ出力電流を供給する。
（３）ｔ３〜ｔ４期間
比較回路４の出力Ｃのロウレベルへの変化後、次周期の
パルス信号Ｂ工が発生すると（立ち下がりはｔｓ時点）
、Ｄ−ＦＦ５のＱ１出力は、波形ｄに示すようにハイレ
ベルからロウレベルに変化する。この１）−ＦＦ５のＱ
１出力変化により、この直後のパルスＥ１が入力される
とＤ−ＦＦ６のＱ２出力は、波形ｆに示すようにロウレ
ベルに変化する。このためｖｃｏｓの出力端Ｐｏからの
パルス列ｅはＮＡＮＤ回路７て遮断され、パルス列ｅの
スイッチＳＷへの供給が、波形ｇに示すように停止され
る。従って、変換回路か稼動を停止されるため、負荷２
への出力電流の供給が停止される。
パルス信号Ｂ工が発生すると（立ち下がりはｔｓ時点）
、Ｄ−ＦＦ５のＱ１出力は、波形ｄに示すようにハイレ
ベルからロウレベルに変化する。この１）−ＦＦ５のＱ
１出力変化により、この直後のパルスＥ１が入力される
とＤ−ＦＦ６のＱ２出力は、波形ｆに示すようにロウレ
ベルに変化する。このためｖｃｏｓの出力端Ｐｏからの
パルス列ｅはＮＡＮＤ回路７て遮断され、パルス列ｅの
スイッチＳＷへの供給が、波形ｇに示すように停止され
る。従って、変換回路か稼動を停止されるため、負荷２
への出力電流の供給が停止される。
このとき、変換回路は入力電源のリップル電圧の低い時
点で稼動から停止に切換えられるので、停止前に回路内
に蓄積されているエネルギーか少なく、このため停止に
伴い発生する過電圧レベルは極力抑制される。
点で稼動から停止に切換えられるので、停止前に回路内
に蓄積されているエネルギーか少なく、このため停止に
伴い発生する過電圧レベルは極力抑制される。
（４）ｔ４〜ｔ５期間
上記（３）の停止期間により出力電流か減少し、比較回
路４の出力Ｃが再びハイレベルに復帰すると（ｔ４時点
）、Ｄ−ＦＦ５のＤ１端子がハイレベルに変化するが、
次周期のパルス信号Ｂ２が発生するまでは上記（３）と
同し状態に持続され、パルス列ｅのスイッチＳＷへの供
給が、波形ｇに示すように停止される。従って、変換回
路は稼動を停止状態に維持されるため、負荷２への出力
電流の供給が停止されたままとなる。
路４の出力Ｃが再びハイレベルに復帰すると（ｔ４時点
）、Ｄ−ＦＦ５のＤ１端子がハイレベルに変化するが、
次周期のパルス信号Ｂ２が発生するまでは上記（３）と
同し状態に持続され、パルス列ｅのスイッチＳＷへの供
給が、波形ｇに示すように停止される。従って、変換回
路は稼動を停止状態に維持されるため、負荷２への出力
電流の供給が停止されたままとなる。
（５）ｔ５時点〜
次周期パルス信号Ｂ２が発生して（ｔｓ時点）、Ｄ−Ｆ
Ｆ５のＱ１出力ｄがハイレベルに変化すると、この直後
に入力されるパルスＥ２によりＤ−ＦＦ６のＱ２出力ｆ
がハイレベルに変化して、前記（１）と同様スイッチＳ
Ｗがパルス列ｇによりスイッチングされて変換回路を稼
動させ、負荷２へ出力電流を供給する。
Ｆ５のＱ１出力ｄがハイレベルに変化すると、この直後
に入力されるパルスＥ２によりＤ−ＦＦ６のＱ２出力ｆ
がハイレベルに変化して、前記（１）と同様スイッチＳ
Ｗがパルス列ｇによりスイッチングされて変換回路を稼
動させ、負荷２へ出力電流を供給する。
なお、本実施例では、入力電源にリップルを積極的に含
ませ、該リップル電圧の低い時点で変換回路の稼動と停
止を交互に切換えることにより、稼動から停止時には過
電圧の発生レベルが極力押さえられ、停止から稼動時に
は稼動開始時に生じるスイッチＳＷでの損失が極力低減
される手段を備えたものに適用したが、かかる手段を備
えない、単に商用電源を整流し、小容量（小型）のコン
デンサで平滑して得られた入力電源を電源とするものに
ついても、充分適用可能である。
ませ、該リップル電圧の低い時点で変換回路の稼動と停
止を交互に切換えることにより、稼動から停止時には過
電圧の発生レベルが極力押さえられ、停止から稼動時に
は稼動開始時に生じるスイッチＳＷでの損失が極力低減
される手段を備えたものに適用したが、かかる手段を備
えない、単に商用電源を整流し、小容量（小型）のコン
デンサで平滑して得られた入力電源を電源とするものに
ついても、充分適用可能である。
また、この実施例では、入力電源のリップル電圧がある
比較基準電圧を越えた場合に、その越えたレベルに応じ
てスイッチの開閉周波数を上昇変更させるようにしてい
るが、比較基準電圧を設けずに入力電源のリップル電圧
に対してスイッチの開閉周波数を制御するようにしても
よい。
比較基準電圧を越えた場合に、その越えたレベルに応じ
てスイッチの開閉周波数を上昇変更させるようにしてい
るが、比較基準電圧を設けずに入力電源のリップル電圧
に対してスイッチの開閉周波数を制御するようにしても
よい。
以上説明したように、本発明によれば、商用電源を全波
または半波整流し、更に平滑して上記入力電源を得る入
力電源形成手段と、上記共振タンクの共振周波数よりも
高い周波数で上記スイッチを開閉させるべくスイッチ開
閉用パルスを出力するパルス発生手段と、該パルス発生
手段の発生パルス周波数を上記入力電源に含まれるリッ
プル電圧に対して比例的に上昇させるパルス周波数変更
手段とを備えたので、該リップル電圧が高くなるに従っ
てスイッチ開閉周波数と共振周波数とを単離させて出力
を押さえ込むことが出来、特に高調波歪みの高い時点（
期間）での影響か抑制され、他方リップル電圧の低い時
点（期間）では出力が相対的に増加するように作用し、
このため力率の改善か図れる。
または半波整流し、更に平滑して上記入力電源を得る入
力電源形成手段と、上記共振タンクの共振周波数よりも
高い周波数で上記スイッチを開閉させるべくスイッチ開
閉用パルスを出力するパルス発生手段と、該パルス発生
手段の発生パルス周波数を上記入力電源に含まれるリッ
プル電圧に対して比例的に上昇させるパルス周波数変更
手段とを備えたので、該リップル電圧が高くなるに従っ
てスイッチ開閉周波数と共振周波数とを単離させて出力
を押さえ込むことが出来、特に高調波歪みの高い時点（
期間）での影響か抑制され、他方リップル電圧の低い時
点（期間）では出力が相対的に増加するように作用し、
このため力率の改善か図れる。
第１図は本発明に係る共振型ＤＣ−ＤＣコンバータの一
例を示すブロック図、第２図はＶＣＯ８の入力電圧レベ
ルと出力周波数の関係を示す特性図、第３図は本発明の
詳細な説明するタイムチャートである。 １・・・商用電源、２・・・負荷、３．４・・・比較回
路、５．６・・Ｄ−フリップフロップ、７・・・ＮＡＮ
Ｄ回路、８・・・電圧制御型発振回路、９・・・インノ
く一タ、１吐・・ゲート駆動回路、Ｄ３〜Ｄ６・・・整
流回路を構成するダイオード、ＣＩ・・・平滑用コンデ
ンサ、Ｌｌ・・・チョークコイル、Ｌ、Ｃ・・・共振タ
ンクを構成するコイルとコンデンサ、ＳＷ・・・スイ・
ソチ、Ｔ・・・トランス、Ｄ７．Ｄ８・・・ダイオード
、ＣＯ・・・コンデンサ、Ｒ１１〜Ｒ１４・・・抵抗、
Ｃ工０・・・コンデンサ、ＤＩＯ・・・ダイオード、Ｄ
工、・・ツェナーダイオード、Ｒ□〜Ｒ６・・・抵抗、
Ｒ８・・・出力電流検出抵抗。 特許出願人 松下電工株式会社 代 理 人 弁理士 小谷悦司 同 弁理士 長１）正 同 弁理士 伊藤孝夫
例を示すブロック図、第２図はＶＣＯ８の入力電圧レベ
ルと出力周波数の関係を示す特性図、第３図は本発明の
詳細な説明するタイムチャートである。 １・・・商用電源、２・・・負荷、３．４・・・比較回
路、５．６・・Ｄ−フリップフロップ、７・・・ＮＡＮ
Ｄ回路、８・・・電圧制御型発振回路、９・・・インノ
く一タ、１吐・・ゲート駆動回路、Ｄ３〜Ｄ６・・・整
流回路を構成するダイオード、ＣＩ・・・平滑用コンデ
ンサ、Ｌｌ・・・チョークコイル、Ｌ、Ｃ・・・共振タ
ンクを構成するコイルとコンデンサ、ＳＷ・・・スイ・
ソチ、Ｔ・・・トランス、Ｄ７．Ｄ８・・・ダイオード
、ＣＯ・・・コンデンサ、Ｒ１１〜Ｒ１４・・・抵抗、
Ｃ工０・・・コンデンサ、ＤＩＯ・・・ダイオード、Ｄ
工、・・ツェナーダイオード、Ｒ□〜Ｒ６・・・抵抗、
Ｒ８・・・出力電流検出抵抗。 特許出願人 松下電工株式会社 代 理 人 弁理士 小谷悦司 同 弁理士 長１）正 同 弁理士 伊藤孝夫
Claims (1)
- １、スイッチの開閉動作により入力電源からの電力を共
振タンクに供給するようにした共振型ＤＣ−ＤＣコンバ
ータにおいて、商用電源を全波または半波整流し、更に
平滑して上記入力電源を得る入力電源形成手段と、上記
共振タンクの共振周波数よりも高い周波数で上記スイッ
チを開閉させるべくスイッチ開閉用パルスを出力するパ
ルス発生手段と、該パルス発生手段の発生パルス周波数
を上記入力電源に含まれるリップル電圧に対して比例的
に上昇させるパルス周波数変更手段とを備えたことを特
徴とする共振型ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25369190A JPH04133658A (ja) | 1990-09-21 | 1990-09-21 | 共振型ｄｃ―ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25369190A JPH04133658A (ja) | 1990-09-21 | 1990-09-21 | 共振型ｄｃ―ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04133658A true JPH04133658A (ja) | 1992-05-07 |
Family
ID=17254809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25369190A Pending JPH04133658A (ja) | 1990-09-21 | 1990-09-21 | 共振型ｄｃ―ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04133658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002041481A3 (en) * | 2000-11-15 | 2002-10-10 | Matsushita Electric Works Ltd | Dc-dc converter with reduced input current ripples |
-
1990
- 1990-09-21 JP JP25369190A patent/JPH04133658A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002041481A3 (en) * | 2000-11-15 | 2002-10-10 | Matsushita Electric Works Ltd | Dc-dc converter with reduced input current ripples |
| US6719435B2 (en) | 2000-11-15 | 2004-04-13 | Matsushita Electric Works, Ltd. | Dc-Dc converter with reduced input current ripples |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970366B2 (en) | Phase-shifted resonant converter having reduced output ripple | |
| EP2416477A2 (en) | AD-DC converter and control circuit thereof | |
| JPH06335241A (ja) | トランス結合型２次直流電源生成装置 | |
| JP4924659B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2011087394A (ja) | スイッチング素子駆動用制御回路およびスイッチング電源装置 | |
| JPH04133658A (ja) | 共振型ｄｃ―ｄｃコンバータ | |
| US20060061338A1 (en) | Power supply with capacitive mains isolation | |
| JP3272657B2 (ja) | スイッチング電源装置 | |
| JP2001211642A (ja) | スイッチング電源装置 | |
| JPH04133659A (ja) | 共振型ｄｃ―ｄｃコンバータ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPH0318275A (ja) | スイッチング電源装置 | |
| JP3256423B2 (ja) | 電源装置 | |
| JP4379981B2 (ja) | 電源装置制御回路 | |
| RU2210100C2 (ru) | Стабилизированный преобразователь напряжения постоянного тока | |
| JPS6152159A (ja) | 電源装置 | |
| JP2003052174A (ja) | スイッチング電源装置 | |
| JPH08205542A (ja) | 直流コンバータ装置 | |
| JPH0591751A (ja) | 携帯用交流電源装置 | |
| JP2854647B2 (ja) | 電源装置 | |
| JP3571146B2 (ja) | スイッチング電源装置 | |
| JPH09131056A (ja) | 力率改善コンバータ回路 | |
| JPH10327581A (ja) | スイッチング電源装置 | |
| SU1742967A1 (ru) | Высокочастотный преобразователь посто нного тока дл питани магнитостриктора | |
| JPH08182332A (ja) | スイッチング電源 |