JPH04131939A - １チップマイクロコンピュータのテスト方法 - Google Patents
１チップマイクロコンピュータのテスト方法Info
- Publication number
- JPH04131939A JPH04131939A JP2254848A JP25484890A JPH04131939A JP H04131939 A JPH04131939 A JP H04131939A JP 2254848 A JP2254848 A JP 2254848A JP 25484890 A JP25484890 A JP 25484890A JP H04131939 A JPH04131939 A JP H04131939A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- test
- chip
- circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title description 6
- 238000012360 testing method Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 19
- 230000002950 deficient Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、ＲＯＭ内蔵１チップＣＰＵをインサーキッ
トテスターを用いてテストする方法に関する。
トテスターを用いてテストする方法に関する。
１つのボードに、複数個の回路ＩＣが実装されていると
き、各回路ＩＣを個々に良否判定して、すべての回路Ｉ
Ｃが良品であるとき、ボード全体として良品と判定する
ようにするテスト方法においては、インサーキットテス
ターが用いられる。 例えば、汎用のＣＰＵ、つまりプログラムＲＯＭが別体
で、プログラムＲＯＭを交換することで種々の用途に使
用することができるようなＣＰＵを、このインサーキッ
トテスターでテストする場合には、テスターからＣＰＵ
に対して命令コード、データ、割り込み信号等を与え、
このＣＰＵから出力されるアドレス信号、データ、制御
信号をテスターで検知することにより、このＣＰＵの良
否の判定をするようにしている。
き、各回路ＩＣを個々に良否判定して、すべての回路Ｉ
Ｃが良品であるとき、ボード全体として良品と判定する
ようにするテスト方法においては、インサーキットテス
ターが用いられる。 例えば、汎用のＣＰＵ、つまりプログラムＲＯＭが別体
で、プログラムＲＯＭを交換することで種々の用途に使
用することができるようなＣＰＵを、このインサーキッ
トテスターでテストする場合には、テスターからＣＰＵ
に対して命令コード、データ、割り込み信号等を与え、
このＣＰＵから出力されるアドレス信号、データ、制御
信号をテスターで検知することにより、このＣＰＵの良
否の判定をするようにしている。
ところで、例えばエアーコンディショナーや洗濯機、冷
蔵庫等に用いられている１チップＣＰＵ（１チップマイ
クロコンピユータ）は、各電気機器の特定の制御のため
のプログラムを内蔵するＲＯＭを、１チップ内に内蔵し
ている。 ところが、この種のＲＯＭ内蔵１チップＣＰＵを、イン
サーキットテスターでテストしようとする場合、プログ
ラムＲＯＭがチップ内にあり、命令の実行手順を外部か
らコントロールできないので、上記のような通常の方法
ではテストできない。 このため、チップ毎にアセンブラを解析することにより
テストしたり、実際の入力信号、例えば「電源スィッチ
がオンされた」という信号を入力したとき、所定の出力
が得られるかどうかを検知することによりテストするよ
うにしている。 ところが、アセンブラを解析する方法は、非常に厄介で
あり、簡易的なテスト方法には向かない。 また、実際の入力信号をチップに入力してテストする方
法は、内蔵ＲＯＭのプログラム内容を知らなければテス
トすることができない。 この発明は、以上の点にかんがみ、誰でもが簡単にＲＯ
Ｍ内蔵１チップＣＰＵのテストができるテスト方法を提
供することを目的とする。
蔵庫等に用いられている１チップＣＰＵ（１チップマイ
クロコンピユータ）は、各電気機器の特定の制御のため
のプログラムを内蔵するＲＯＭを、１チップ内に内蔵し
ている。 ところが、この種のＲＯＭ内蔵１チップＣＰＵを、イン
サーキットテスターでテストしようとする場合、プログ
ラムＲＯＭがチップ内にあり、命令の実行手順を外部か
らコントロールできないので、上記のような通常の方法
ではテストできない。 このため、チップ毎にアセンブラを解析することにより
テストしたり、実際の入力信号、例えば「電源スィッチ
がオンされた」という信号を入力したとき、所定の出力
が得られるかどうかを検知することによりテストするよ
うにしている。 ところが、アセンブラを解析する方法は、非常に厄介で
あり、簡易的なテスト方法には向かない。 また、実際の入力信号をチップに入力してテストする方
法は、内蔵ＲＯＭのプログラム内容を知らなければテス
トすることができない。 この発明は、以上の点にかんがみ、誰でもが簡単にＲＯ
Ｍ内蔵１チップＣＰＵのテストができるテスト方法を提
供することを目的とする。
この発明は、プロクラムＲＯＭ内蔵の１チップＣＰＵ内
をインサーキットテスターによってテストする方法であ
って、 前記内蔵ＲＯＭに予めインサーキットテスト用のプログ
ラムを書き込むと共に、前記ＣＰＵの複数の端子ピンの
内の少なくとも１ピンをテスト用ピンとして設け、 このテスト用ピンに前記インサーキットテスターからテ
スト信号を供給して、前記インサーキットテスターのテ
ストプログラム及び前記内蔵ＲＯＭのインサーキットテ
スト用プログラムの同期を取って、前記１チップＣＰＵ
内の各部を順次テストするようにしたことを特徴とする
。
をインサーキットテスターによってテストする方法であ
って、 前記内蔵ＲＯＭに予めインサーキットテスト用のプログ
ラムを書き込むと共に、前記ＣＰＵの複数の端子ピンの
内の少なくとも１ピンをテスト用ピンとして設け、 このテスト用ピンに前記インサーキットテスターからテ
スト信号を供給して、前記インサーキットテスターのテ
ストプログラム及び前記内蔵ＲＯＭのインサーキットテ
スト用プログラムの同期を取って、前記１チップＣＰＵ
内の各部を順次テストするようにしたことを特徴とする
。
内蔵のプログラムＲＯＭに、インサーキットテスト用の
プログラムが書き込まれており、テスト用ピンが、例え
ばインサーキットテスターのテストプログラムに従って
制御され、前記１チップ内に内蔵されたＲＯＭのインサ
ーキットテスト用のプログラムとの同期が取られて、１
チップＣＰＵ内の各部が順次テストされる。テスターは
、順次に各部のテスト結果をＣＰＵから得ることにより
、各部の良否の判定を行うことができる。
プログラムが書き込まれており、テスト用ピンが、例え
ばインサーキットテスターのテストプログラムに従って
制御され、前記１チップ内に内蔵されたＲＯＭのインサ
ーキットテスト用のプログラムとの同期が取られて、１
チップＣＰＵ内の各部が順次テストされる。テスターは
、順次に各部のテスト結果をＣＰＵから得ることにより
、各部の良否の判定を行うことができる。
以下、この発明によるテスト方法を図を参照しながら説
明する。 この例のＲＯＭ内蔵１チップＣＰＵｌ０は、第１図に示
すように、ＣＰＵ１１と、プログラムＲＯＭ１２と、ワ
ークエリアＲＡＭ１３と、入力ポート１４と、出力ポー
ト１５とからなる。プログラムＲＯＭ１２、ワークエリ
アＲＡＭ１３、入力ポート１４及び出力ポート１５は、
ＣＰＵＩ １に対してデータバス１６及びアドレスバス
１７を介して接続されている。 入力ポート１４には、入力ピンＰＯＯ，ＰＯＩ。 ・・・ ＰＯ７が接続され、また、出力ポート１５には
、出力ピンＰＩＯ〜Ｐ１７が接続されている。 人力ピンＰＯＯ−ＰＯ７の内、Ｐｏｏは、テスト用ピン
として使用され、通常「ハイ（−ハイレベル）」にされ
ている。 また、リセットピンＲ５に供給される信号か、「ハイ」
にされると、この１チップＣＰＵｌ０は、リセットされ
る。 プログラムＲＯＭ１２には、この１チップＣＰＵｌ０が
行う特定の制御のための制御プログラムが書き込まれて
いると共に、この１チップＣＰＵ１０を、インサーキッ
トテストするための、後述するようなテスト用プログラ
ムが書き込まれている。 インサーキットテスター２０は、１つのボー ドに、複
数個の回路ＩＣが実装されているとき、各回路ＩＣを個
々に良否判定して、すべての回路ＩＣが良品であるとき
、ボード全体として良品と判定するようにするテスト方
法に用いられるものである。 そして、このインサーキットテスター２０は、前記１チ
ップＣＰＵｌ０に対して次のように接続される。すなわ
ち、インサーキットテスター２０のドライブ端子ＤＯＯ
〜ＤＯ７か、人力ピンＰ００〜ＰＯ７に接続され、セン
サ端子ＳＯＯ〜Ｓ０７が、出力ポート１５の出力ピンＰ
ＩＯ〜Ｐ１７に接続され、さらにドライブ端子ＤＯ８か
りセット端子Ｒ５に接続される。この例の場合、ドライ
ブ端子ＤＯＯは、テスト制御信号を入力ピンＰ００に供
給する。そして、入力テストデータは、テスター２０か
らのドライブ端子Ｄ０１〜ＤＯ７からＣＰＵｌ０の入力
ピンＰＯＩ〜ＰＯ７に供給する。 そして、ＲＯＭ１２のテスト用プログラムにより、テス
ト用ピンＰ００が、例えば「ロー（−ローレベル）」に
されると、テスト開始となり、その後、このピンＰ００
の状態を反転することにより、テストする１チップＣＰ
Ｕｌ０の各部が順次切り替えられるようにされている。 次に、第２図のフローチャート及び第２図の続きである
第３図のフローチャートを参照しながら、１チップＣＰ
Ｕｌ０のＲＯＭ１２及びテスター２０のテスト用プログ
ラムによる各部のテストを、以下説明する。 先ず、テスター２０から１チップＣＰＵｌ０のリセット
ピンＲ５に「ハイ」の信号が供給されると共に、入力ピ
ンＰ００を「ロー」にする信号を与える（ステップ２０
１）。 １チップＣＰＵｌ０は、これによりリセットされ（ステ
ップ１００）、その時のテスト用ピンＰ００の状態を判
別しくステップ１０１）、「ハイ」であれば、通常の制
御プログラムに移る。そして、「ロー」であればテスト
開始となり、テスト用ピンＰ００が「ハイ」になるのを
待つ（ステップ１０２）。 テスター２０は、ステップ２０１の後、１チップＣＰＵ
Ｉ ＯのリセットピンＲ５に「ロー」の信号を与え、以
降これを保持して、１チップＣＰＵ１０のリセットを解
除する（ステップ２０２）。 次に、入力ポート１４の入力ピンＰＯＩ〜ＰＯ７に、例
えば［１０１０１０１］なる入力データを与える（ステ
ップ２０３）。そして、テスト用ピンＰＯＯを「ハイコ
にする（ステップ２０４）。 １チップＣＰＵｌ０では、ステップ１０２て、このテス
ト用ピンＰ００が「ハイ」になったことか検知されると
、入力ポート１４と出力ポート１５とのチエツクのため
の動作がなされる。すなわち、入力ピンＰＯＩ〜ＰＯ７
を介して入力ポート１４に入力されたデータを、そのま
ま出力ポート１５に出力する（ステップ１０３）。この
とき、必要に応じて、入力データに演算例えば反転処理
を施した後、出力ポート１５にデータを出力するように
しても良い。１チップＣＰＵｌ０は、出力ポート１５に
データを出力した後、テスト用ピンＰ００が「ロー」に
なるのを待つ（ステップ１０４）。 一方、テスター２０は、ステップ２０４でピンＰ００を
「ハイ」にした後、１チップＣＰＵｌ０での入力ポート
１４及び出力ポート１５のチエツクのためのＣＰＵＩＩ
による処理が終了するのを待ち（ステップ２０５）、出
力ポート１５に出力データが出力されたとき、これを取
り込む（ステップ２０６）。そして、この取り込んだデ
ータが期待値か否か判別する（ステップ２０７）。すな
わち、入力ポート１４に入力されたデータがそのまま出
力ポート１５に出力されるのであれば、期待値は人力デ
ータと等しく、また、１チップＣＰＵｌ０で入力データ
が反転処理されるのであれば、期待値は入力データの反
転データ［０１０１０１０］であり、出力データが期待
値であるか否かにより、入力ポート１４及び出力ポート
１５の良否の判定ができる。そして、取り込んだデータ
が期待値とは異なっていた場合には、エラーメツセージ
を出力、例えばプリントアウトした後（ステップ２０８
）、ステップ２０９に進み、取り込んだデータが期待値
通りであったときは、ステップ２０９に飛んで、テスト
用ピンＰＯＯを「ロー」にする。 １チップＣＰＵｌ０では、ステップ１０４で、テスト用
ピンＰＯＯが「ロー」になったことが検知され、ＲＯＭ
１２のチエツクの動作が行われる（ステップ１０５）。 このＲＯＭ１２のチェックは、例えば制御プログラムデ
ータのチエツクサムにより行われる。すなわち、ＲＯＭ
１２には、その制御プログラムデータ（２値データ）の
、２値演算による総和が予め求められて、それかＲＯＭ
１２内に記憶されている。そして、このＲＯＭＩ２のチ
エツクのステップ１０５においては、ＲＯＭ１２の制御
プログラムデータの２１ｉｆ！演算による総和が求めら
れ、その値と、予め記憶されている総和とが比較されて
、ＲＯＭ１２のチエツクが行われる。 このステップ１０５におけるＲＯＭ１２のチエツクの結
果により、ＲＯＭＩ ２の良否が判定され（ステップ１
０６） 、ＲＯＭＩ ２がＯＫであれば出力ポート１５
に「０」をセットしくステップ１０８） 、ＯＫでなけ
れば出力ポート１５に「１」をセットする（ステップ１
０７）。そして、次にテスト用ピンＰ００が「ハイ」に
なるのを待つ（ステップ１０９）。 一方、テスター２０は、ステップ２０９でピンＰ００を
「ロー」にした後、１チップＣＰＵｌ０でのＲＯＭ１２
のチエツクのためのＣＰＵＩＩによる処理か終了するの
を待ち（ステップ２１０）、出力ポート１５に出力デー
タが出力されたとき、これを取り込む（ステップ２１１
）。そして、この取り込んだデータが期待値すなわち「
０」か否か判別する（ステップ２１１）。そして、取り
込んだデータが「０」ではなかった場合には、エラーメ
ツセージを出力、例えばプリントアウトした後（ステッ
プ２１３）、ステップ２１４に進み、取り込んだデータ
がｒＯＪてあったときは、ステップ２１４に飛んで、テ
スト用ピンＰ００を「ハイ」にする。 １チップＣＰＵｌ０では、ステップ１０９で、このテス
ト用ピンＰ００が「ハイ」になったことが検知され、Ｒ
ＡＭ１３のチエツクの動作が行われる（ステップ１１０
）。このＲＡＭ１３のチエツク動作は、例えば、前記入
力データをＲＡＭｌ３に一旦書き込んで、これを読み出
し、書き込みデータを読み出しデータとを比較して両者
が一致するか否かにより行うことができる。 このステップ１１０におけるＲＡＭ１３のチエツクの結
果により、ＲＡＭ１３の良否が判定され（ステップ１１
１） 、ＲＡＭ１３がＯＫであれば出力ポート１５に「
０」をセットしくステップ１１３）、ＯＫでなければ出
力ポート１５に「１」をセットする（ステップ１１２）
。以上で１チップＣＰＵｌ０側のテスト用プログラムが
終了する（ステップ１１４）。 一方、テスター２０は、ステップ２１４でピンＰ００を
「ハイ」にした後、１チップＣＰＵｌ０でのＲＡＭ１３
のチエツクのためのＣＰＵＩＩによる処理が終了するの
を待ち（ステップ２１５）、出力ポート１５に出力デー
タが出力されたとき、これを取り込む（ステップ２１６
）。そして、この取り込んだデータが期待値すなわち「
０」か否か判別する（ステップ２１７）。そして、取り
込んだデータがｒＯＪではなかった場合には、エラーメ
ツセージを出力、例えばプリントアウトした後（ステッ
プ２１８）、ステップ２１９に進み、取り込んだデータ
が「０」であったときは、ステップ２１９に飛んで、す
べての入力信号を解除する。そして、プログラム終了と
なる（ステップ２２０）。 以上のようにして、インサーキットテスター２０によっ
て、ＲＯＭ内蔵１チップＣＰＵｌ０の内部の各部、すな
わち人力ポート１４．出力ポート１５、ＲＯＭ１２．Ｒ
ＡＭ１３を順次に、かつ、自動的に、テストすることが
できる。 なお、１チップＣＰＵｌ０の各部の良否のチエツク方法
は、−例であって、種々のチエツク方法が採用できるこ
とはいうまでもない。 また、１チップＣＰＵｌ０の各部のチエツクの順番は、
上記の例に限らず任意である。 また、テスト用ピンは、入力ピンＰＯＯに限られず、他
の入力ピンを使用できることはいうまでもない。 また、エラーメツセージはプリントアウトするのではな
く、テスター２０にデイスプレィを用意しておき、その
デイスプレィに表示するようにしても良い。
明する。 この例のＲＯＭ内蔵１チップＣＰＵｌ０は、第１図に示
すように、ＣＰＵ１１と、プログラムＲＯＭ１２と、ワ
ークエリアＲＡＭ１３と、入力ポート１４と、出力ポー
ト１５とからなる。プログラムＲＯＭ１２、ワークエリ
アＲＡＭ１３、入力ポート１４及び出力ポート１５は、
ＣＰＵＩ １に対してデータバス１６及びアドレスバス
１７を介して接続されている。 入力ポート１４には、入力ピンＰＯＯ，ＰＯＩ。 ・・・ ＰＯ７が接続され、また、出力ポート１５には
、出力ピンＰＩＯ〜Ｐ１７が接続されている。 人力ピンＰＯＯ−ＰＯ７の内、Ｐｏｏは、テスト用ピン
として使用され、通常「ハイ（−ハイレベル）」にされ
ている。 また、リセットピンＲ５に供給される信号か、「ハイ」
にされると、この１チップＣＰＵｌ０は、リセットされ
る。 プログラムＲＯＭ１２には、この１チップＣＰＵｌ０が
行う特定の制御のための制御プログラムが書き込まれて
いると共に、この１チップＣＰＵ１０を、インサーキッ
トテストするための、後述するようなテスト用プログラ
ムが書き込まれている。 インサーキットテスター２０は、１つのボー ドに、複
数個の回路ＩＣが実装されているとき、各回路ＩＣを個
々に良否判定して、すべての回路ＩＣが良品であるとき
、ボード全体として良品と判定するようにするテスト方
法に用いられるものである。 そして、このインサーキットテスター２０は、前記１チ
ップＣＰＵｌ０に対して次のように接続される。すなわ
ち、インサーキットテスター２０のドライブ端子ＤＯＯ
〜ＤＯ７か、人力ピンＰ００〜ＰＯ７に接続され、セン
サ端子ＳＯＯ〜Ｓ０７が、出力ポート１５の出力ピンＰ
ＩＯ〜Ｐ１７に接続され、さらにドライブ端子ＤＯ８か
りセット端子Ｒ５に接続される。この例の場合、ドライ
ブ端子ＤＯＯは、テスト制御信号を入力ピンＰ００に供
給する。そして、入力テストデータは、テスター２０か
らのドライブ端子Ｄ０１〜ＤＯ７からＣＰＵｌ０の入力
ピンＰＯＩ〜ＰＯ７に供給する。 そして、ＲＯＭ１２のテスト用プログラムにより、テス
ト用ピンＰ００が、例えば「ロー（−ローレベル）」に
されると、テスト開始となり、その後、このピンＰ００
の状態を反転することにより、テストする１チップＣＰ
Ｕｌ０の各部が順次切り替えられるようにされている。 次に、第２図のフローチャート及び第２図の続きである
第３図のフローチャートを参照しながら、１チップＣＰ
Ｕｌ０のＲＯＭ１２及びテスター２０のテスト用プログ
ラムによる各部のテストを、以下説明する。 先ず、テスター２０から１チップＣＰＵｌ０のリセット
ピンＲ５に「ハイ」の信号が供給されると共に、入力ピ
ンＰ００を「ロー」にする信号を与える（ステップ２０
１）。 １チップＣＰＵｌ０は、これによりリセットされ（ステ
ップ１００）、その時のテスト用ピンＰ００の状態を判
別しくステップ１０１）、「ハイ」であれば、通常の制
御プログラムに移る。そして、「ロー」であればテスト
開始となり、テスト用ピンＰ００が「ハイ」になるのを
待つ（ステップ１０２）。 テスター２０は、ステップ２０１の後、１チップＣＰＵ
Ｉ ＯのリセットピンＲ５に「ロー」の信号を与え、以
降これを保持して、１チップＣＰＵ１０のリセットを解
除する（ステップ２０２）。 次に、入力ポート１４の入力ピンＰＯＩ〜ＰＯ７に、例
えば［１０１０１０１］なる入力データを与える（ステ
ップ２０３）。そして、テスト用ピンＰＯＯを「ハイコ
にする（ステップ２０４）。 １チップＣＰＵｌ０では、ステップ１０２て、このテス
ト用ピンＰ００が「ハイ」になったことか検知されると
、入力ポート１４と出力ポート１５とのチエツクのため
の動作がなされる。すなわち、入力ピンＰＯＩ〜ＰＯ７
を介して入力ポート１４に入力されたデータを、そのま
ま出力ポート１５に出力する（ステップ１０３）。この
とき、必要に応じて、入力データに演算例えば反転処理
を施した後、出力ポート１５にデータを出力するように
しても良い。１チップＣＰＵｌ０は、出力ポート１５に
データを出力した後、テスト用ピンＰ００が「ロー」に
なるのを待つ（ステップ１０４）。 一方、テスター２０は、ステップ２０４でピンＰ００を
「ハイ」にした後、１チップＣＰＵｌ０での入力ポート
１４及び出力ポート１５のチエツクのためのＣＰＵＩＩ
による処理が終了するのを待ち（ステップ２０５）、出
力ポート１５に出力データが出力されたとき、これを取
り込む（ステップ２０６）。そして、この取り込んだデ
ータが期待値か否か判別する（ステップ２０７）。すな
わち、入力ポート１４に入力されたデータがそのまま出
力ポート１５に出力されるのであれば、期待値は人力デ
ータと等しく、また、１チップＣＰＵｌ０で入力データ
が反転処理されるのであれば、期待値は入力データの反
転データ［０１０１０１０］であり、出力データが期待
値であるか否かにより、入力ポート１４及び出力ポート
１５の良否の判定ができる。そして、取り込んだデータ
が期待値とは異なっていた場合には、エラーメツセージ
を出力、例えばプリントアウトした後（ステップ２０８
）、ステップ２０９に進み、取り込んだデータが期待値
通りであったときは、ステップ２０９に飛んで、テスト
用ピンＰＯＯを「ロー」にする。 １チップＣＰＵｌ０では、ステップ１０４で、テスト用
ピンＰＯＯが「ロー」になったことが検知され、ＲＯＭ
１２のチエツクの動作が行われる（ステップ１０５）。 このＲＯＭ１２のチェックは、例えば制御プログラムデ
ータのチエツクサムにより行われる。すなわち、ＲＯＭ
１２には、その制御プログラムデータ（２値データ）の
、２値演算による総和が予め求められて、それかＲＯＭ
１２内に記憶されている。そして、このＲＯＭＩ２のチ
エツクのステップ１０５においては、ＲＯＭ１２の制御
プログラムデータの２１ｉｆ！演算による総和が求めら
れ、その値と、予め記憶されている総和とが比較されて
、ＲＯＭ１２のチエツクが行われる。 このステップ１０５におけるＲＯＭ１２のチエツクの結
果により、ＲＯＭＩ ２の良否が判定され（ステップ１
０６） 、ＲＯＭＩ ２がＯＫであれば出力ポート１５
に「０」をセットしくステップ１０８） 、ＯＫでなけ
れば出力ポート１５に「１」をセットする（ステップ１
０７）。そして、次にテスト用ピンＰ００が「ハイ」に
なるのを待つ（ステップ１０９）。 一方、テスター２０は、ステップ２０９でピンＰ００を
「ロー」にした後、１チップＣＰＵｌ０でのＲＯＭ１２
のチエツクのためのＣＰＵＩＩによる処理か終了するの
を待ち（ステップ２１０）、出力ポート１５に出力デー
タが出力されたとき、これを取り込む（ステップ２１１
）。そして、この取り込んだデータが期待値すなわち「
０」か否か判別する（ステップ２１１）。そして、取り
込んだデータが「０」ではなかった場合には、エラーメ
ツセージを出力、例えばプリントアウトした後（ステッ
プ２１３）、ステップ２１４に進み、取り込んだデータ
がｒＯＪてあったときは、ステップ２１４に飛んで、テ
スト用ピンＰ００を「ハイ」にする。 １チップＣＰＵｌ０では、ステップ１０９で、このテス
ト用ピンＰ００が「ハイ」になったことが検知され、Ｒ
ＡＭ１３のチエツクの動作が行われる（ステップ１１０
）。このＲＡＭ１３のチエツク動作は、例えば、前記入
力データをＲＡＭｌ３に一旦書き込んで、これを読み出
し、書き込みデータを読み出しデータとを比較して両者
が一致するか否かにより行うことができる。 このステップ１１０におけるＲＡＭ１３のチエツクの結
果により、ＲＡＭ１３の良否が判定され（ステップ１１
１） 、ＲＡＭ１３がＯＫであれば出力ポート１５に「
０」をセットしくステップ１１３）、ＯＫでなければ出
力ポート１５に「１」をセットする（ステップ１１２）
。以上で１チップＣＰＵｌ０側のテスト用プログラムが
終了する（ステップ１１４）。 一方、テスター２０は、ステップ２１４でピンＰ００を
「ハイ」にした後、１チップＣＰＵｌ０でのＲＡＭ１３
のチエツクのためのＣＰＵＩＩによる処理が終了するの
を待ち（ステップ２１５）、出力ポート１５に出力デー
タが出力されたとき、これを取り込む（ステップ２１６
）。そして、この取り込んだデータが期待値すなわち「
０」か否か判別する（ステップ２１７）。そして、取り
込んだデータがｒＯＪではなかった場合には、エラーメ
ツセージを出力、例えばプリントアウトした後（ステッ
プ２１８）、ステップ２１９に進み、取り込んだデータ
が「０」であったときは、ステップ２１９に飛んで、す
べての入力信号を解除する。そして、プログラム終了と
なる（ステップ２２０）。 以上のようにして、インサーキットテスター２０によっ
て、ＲＯＭ内蔵１チップＣＰＵｌ０の内部の各部、すな
わち人力ポート１４．出力ポート１５、ＲＯＭ１２．Ｒ
ＡＭ１３を順次に、かつ、自動的に、テストすることが
できる。 なお、１チップＣＰＵｌ０の各部の良否のチエツク方法
は、−例であって、種々のチエツク方法が採用できるこ
とはいうまでもない。 また、１チップＣＰＵｌ０の各部のチエツクの順番は、
上記の例に限らず任意である。 また、テスト用ピンは、入力ピンＰＯＯに限られず、他
の入力ピンを使用できることはいうまでもない。 また、エラーメツセージはプリントアウトするのではな
く、テスター２０にデイスプレィを用意しておき、その
デイスプレィに表示するようにしても良い。
以上説明したように、この発明によれば、ＲＯＭ内蔵１
チップＣＰＵの内蔵ＲＯＭに、インサーキットテスト用
プログラムを記憶させておくと共に、１チップＣＰＵの
端子ピンの１つをテスト用ピンとして使用することによ
り、インサーキットテスターのインサーキットテスト用
プログラムと同期させてインサーキットテスター動作さ
せることにより、１チップＣＰＵ内の各部を順次にイン
サーキットテストすることができる。 そして、この発明によれば、１チップＣＰＵの内蔵ＲＯ
Ｍのプログラム内容に関係なく、種々のＲＯＭ内蔵１チ
ップＣＰＵのインサーキットテストを容品に行うことが
できる。
チップＣＰＵの内蔵ＲＯＭに、インサーキットテスト用
プログラムを記憶させておくと共に、１チップＣＰＵの
端子ピンの１つをテスト用ピンとして使用することによ
り、インサーキットテスターのインサーキットテスト用
プログラムと同期させてインサーキットテスター動作さ
せることにより、１チップＣＰＵ内の各部を順次にイン
サーキットテストすることができる。 そして、この発明によれば、１チップＣＰＵの内蔵ＲＯ
Ｍのプログラム内容に関係なく、種々のＲＯＭ内蔵１チ
ップＣＰＵのインサーキットテストを容品に行うことが
できる。
第１図は、この発明の方法を実施するシステム構成の一
例を示す図、第２図及び第３図は、この発明の方法の一
実施例を説明するためのフローチャートである。 １０、ＲＯＭ内蔵１チップＣＰＵ １１；ＣＰＵ １２；ＲＯＭ １ ３ ； ＲＡＭ １４；入力ポート １５；出力ボート ２０；インサーキットテスター ｐｏｏ 、テスト用ピン
例を示す図、第２図及び第３図は、この発明の方法の一
実施例を説明するためのフローチャートである。 １０、ＲＯＭ内蔵１チップＣＰＵ １１；ＣＰＵ １２；ＲＯＭ １ ３ ； ＲＡＭ １４；入力ポート １５；出力ボート ２０；インサーキットテスター ｐｏｏ 、テスト用ピン
Claims (1)
- 【特許請求の範囲】 プログラムＲＯＭ内蔵の１チップＣＰＵ内をインサーキ
ットテスターによってテストする方法であって、 前記内蔵ＲＯＭに予めインサーキットテスト用のプログ
ラムを書き込むと共に、前記ＣＰＵの複数の端子ピンの
内の少なくとも１ピンをテスト用ピンとして設け、 このテスト用ピンに前記インサーキットテスターからテ
スト信号を供給して、前記インサーキットテスターのテ
ストプログラム及び前記内蔵ＲＯＭのインサーキットテ
スト用プログラムの同期を取って、前記１チップＣＰＵ
内の各部を順次テストするようにしたことを特徴とする
ＲＯＭ内蔵１チップＣＰＵのテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254848A JP2920561B2 (ja) | 1990-09-25 | 1990-09-25 | １チップマイクロコンピュータのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254848A JP2920561B2 (ja) | 1990-09-25 | 1990-09-25 | １チップマイクロコンピュータのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131939A true JPH04131939A (ja) | 1992-05-06 |
| JP2920561B2 JP2920561B2 (ja) | 1999-07-19 |
Family
ID=17270690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254848A Expired - Lifetime JP2920561B2 (ja) | 1990-09-25 | 1990-09-25 | １チップマイクロコンピュータのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920561B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327624B1 (ko) * | 1993-06-04 | 2002-08-17 | 가부시끼가이샤 히다치 세이사꾸쇼 | 프로그래머블rom을내장한마이크로컴퓨터 |
| CN113189972A (zh) * | 2021-06-02 | 2021-07-30 | 无锡矽杰微电子有限公司 | 一种单片机测试装置和方法 |
-
1990
- 1990-09-25 JP JP2254848A patent/JP2920561B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327624B1 (ko) * | 1993-06-04 | 2002-08-17 | 가부시끼가이샤 히다치 세이사꾸쇼 | 프로그래머블rom을내장한마이크로컴퓨터 |
| CN113189972A (zh) * | 2021-06-02 | 2021-07-30 | 无锡矽杰微电子有限公司 | 一种单片机测试装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2920561B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1282041B1 (en) | Built-in-self-test using on embedded memory and a processor in an application specific integrated circuit | |
| US5136590A (en) | Kernel testing interface and method for automating diagnostics of microprocessor-based systems | |
| JPH01251141A (ja) | データバスおよびアドレスバスによって相互接続されたマイクロプロセッサならびにメモリを有する型式の装置をテストする方法 | |
| US4926425A (en) | System for testing digital circuits | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| JPS61229134A (ja) | マイクロコンピユ−タ | |
| JPH04131939A (ja) | １チップマイクロコンピュータのテスト方法 | |
| JPH0610791B2 (ja) | データバスの保証のための方法および装置 | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| JP2906417B2 (ja) | マイクロコンピュータの試験方式 | |
| US7353430B2 (en) | Device for validating an integrated circuit | |
| JP2765096B2 (ja) | 電気系コネクタの接続良否診断装置及び診断方法 | |
| JPH10275094A (ja) | プログラム評価システム | |
| JP3428235B2 (ja) | 自己監視装置並びに自己監視方法 | |
| JPH11295389A (ja) | ディジタル部品実装試験装置 | |
| JPS60262249A (ja) | マイクロプロセツサ応用装置 | |
| JPS60189039A (ja) | 自動不良部品解析装置 | |
| JPH0213984Y2 (ja) | ||
| JPS6195456A (ja) | マイクロコンピユ−タの検査装置 | |
| JPH0330304B2 (ja) | ||
| JPS59173852A (ja) | 試験装置 | |
| JPS59112495A (ja) | 読出専用メモリの試験機能をもつマイクロコンピユ−タ | |
| JPS62111330A (ja) | プログラム転送装置 | |
| JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH06230082A (ja) | Ｌｓｉ検査装置及びｌｓｉ検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |