JPH04130453U - 高周波ic用パツケージ - Google Patents
高周波ic用パツケージInfo
- Publication number
- JPH04130453U JPH04130453U JP3459791U JP3459791U JPH04130453U JP H04130453 U JPH04130453 U JP H04130453U JP 3459791 U JP3459791 U JP 3459791U JP 3459791 U JP3459791 U JP 3459791U JP H04130453 U JPH04130453 U JP H04130453U
- Authority
- JP
- Japan
- Prior art keywords
- pin
- package
- power supply
- chip
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 18
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000005452 bending Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Abstract
(57)【要約】
【構成】VD電源用ピン2とGND用ピン3の間の距離
Lをチップコンデンサの長さに設定すると共に、VD電
源用ピン2はチップコンデンサをマウントできるように
広くピン幅Wを決める。同様に出力ピン4とGND用ピ
ン3の距離Mをチップ抵抗の長さにすると共に、出力ピ
ン4とGND用ピン3はチップ抵抗をマウントできるよ
うにピン幅Xを決める。このピン中心間距離L,Mとピ
ン幅W,Xはチップ部品の大きさに対応する。 【効果】周波数帯域が広く、電源ノイズを減少させる出
力信号による反射が起こらず高周波特性の劣化を減少で
きる。
Lをチップコンデンサの長さに設定すると共に、VD電
源用ピン2はチップコンデンサをマウントできるように
広くピン幅Wを決める。同様に出力ピン4とGND用ピ
ン3の距離Mをチップ抵抗の長さにすると共に、出力ピ
ン4とGND用ピン3はチップ抵抗をマウントできるよ
うにピン幅Xを決める。このピン中心間距離L,Mとピ
ン幅W,Xはチップ部品の大きさに対応する。 【効果】周波数帯域が広く、電源ノイズを減少させる出
力信号による反射が起こらず高周波特性の劣化を減少で
きる。
Description
【0001】
本考案は高周波IC用パッケージに関し、特に高速で電源ノイズに敏感な高周
波ICを搭載するパッケージに関する。
【0002】
従来、高速動作をし、電源ノイズ対策が必要な高周波ICを搭載するパッケー
ジは、電源ノイズ対策パッケージ内部に電源(VD,VS),GND間にバイパ
スコンデンサを搭載していた。
【0003】
図3は、従来例のパッケージの平面図である。パッケージ1内の四隅に破線で
示す低周波バイパスコンデンサ8を内部配線8aに搭載し、VD電源用ピン2a
,GND用ピン3a間と、VS電源用ピン9,GND用ピン3a間に各々接続し
てあった。
【0004】
しかし上述した従来の高周波IC用パッケージでは、パッケージ内にチップ部
品を搭載する構造となっているので、複数のチップ部品を搭載するためには大き
なパッケージが必要となり、IC,パッケージ間のボンディングワイヤが長くな
り、ボンディングワイヤのたわみなど構造上の問題と、ボンディングワイヤの寄
生インダクタンス成分が増加し、高周波特性劣化を招くという問題点があった。
【0005】
特に高周波動作のICに於いて、電源ノイズ,信号の反射などによる特性劣化
を起こさないために、IC近傍で搭載する必要のあるチップ部品は以下の3種類
ある。低周波電源ノイズを減衰させるバイパスコンデンサチップ(以下低周波
バイパスコンデンサという)高周波電源ノイズを接地(GND)に流すバイパ
スコンデンサチップ(以下高周波バイパスコンデンサという)オープンソース
又はオープンエミッタ出力回路を有するICの出力ピンに接続する負荷抵抗(以
下負荷抵抗という)。
【0006】
しかし従来のIC用パッケージでは上述したチップ部品を図3に示すようにパ
ッケージの四隅にしか搭載できないという問題があるので通常、パッケージ内に
は低周波バイパスコンデンサのみを搭載し、高周波バイパスコンデンサ及び負荷
抵抗はパッケージ搭載用基板の上に搭載していた。また、複数の電源を必要とす
るICでは、低周波バイパスコンデンサもパッケージ搭載用基板の上に搭載して
いた。そのため、回路配線路が長くなるので、高周波信号の反射や基板上での配
線間のクロストークなどのトラブルが起き易くなり、ICの高周波特性の著しい
劣化を招くことがあった。
【0007】
本考案の目的は、高周波特性がよく、電源ノイズに強い高周波IC用パッケー
ジを提供することにある。
【0008】
本考案の高周波IC用パッケージは、内部にICチップを搭載し、かつ外部と
接続する複数のピンを有する高周波IC用のパッケージにおいて、前記ピンがチ
ップ部品の長さに対応したピン間隔を有し、かつ前記チップ部品の端部をマウン
トするマウント領域を有して構成される。
【0009】
次に本考案の一実施例について図面を参照して説明する。図1に本考案の一実
施例の上面図を示す。パッケージ1は、VD電源用ピン2とGND用ピン3の間
の距離Lをチップコンデンサの長さに設定すると共に、VD電源用ピン2はチッ
プコンデンサをマウントできるように広くピン幅Wを決める。同様に出力ピン4
とGND用ピン3の距離Mをチップ抵抗の長さにすると共に、出力ピン4とGN
D用ピン3はチップ抵抗をマウントできるようにピン幅Xを決める。このピン中
心間距離L,Mとピン幅W,Xはチップ部品の大きさに対応する。
【0010】
図2は図1に示したパッケージ1のピン間にチップ部品を搭載した上面図でV
D電源用ピン2とGND用ピン3との間に低周波バイパスコンデンサ5と高周波
バイパスコンデンサ6を搭載し、又、出力用ピン4とGND用ピン3との間に負
荷抵抗7を搭載している。
【0011】
以上説明したように本考案は、パッケージのピン間をチップタイプ部品の長さ
にし、パッケージのピンにチップ部品用マウント領域を設け、複数のチップ部品
を各ピン間に接続できるので、周波数帯域が広く、電源ノイズを減少させること
ができるとともに、出力ピンの負荷抵抗がIC近傍でできることにより、出力信
号による反射が起こらず高周波特性の劣化を減少できる効果がある。
【図1】本考案の一実施例の上面図である。
【図2】図1のパッケージにチップ部品を搭載した上面
模式図である。
模式図である。
【図3】従来の高周波IC用パッケージの一例の上面図
である。
である。
1 パッケージ
2 VD電源用ピン
3 GND用ピン
4 出力用ピン
5 低周波バイパスコンデンサ
6 高周波バイパスコンデンサ
7 負荷抵抗
L,M ピン間隔
W,X ピン幅
Claims (1)
- 【請求項1】 内部にICチップを搭載し、かつ外部と
接続する複数のピンを有する高周波IC用パッケージに
おいて、前記ピンがチップ部品の長さに対応したピン間
隔を有し、かつ前記チップ部品の端部をマウントするマ
ウント領域を有することを特徴とする高周波IC用パッ
ケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3459791U JPH04130453U (ja) | 1991-05-17 | 1991-05-17 | 高周波ic用パツケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3459791U JPH04130453U (ja) | 1991-05-17 | 1991-05-17 | 高周波ic用パツケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04130453U true JPH04130453U (ja) | 1992-11-30 |
Family
ID=31916962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3459791U Pending JPH04130453U (ja) | 1991-05-17 | 1991-05-17 | 高周波ic用パツケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04130453U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057268A (ja) * | 2000-08-08 | 2002-02-22 | Internatl Business Mach Corp <Ibm> | 半導体集積回路装置、電気回路装置、電子機器及び制御機器 |
JP2022125682A (ja) * | 2021-02-17 | 2022-08-29 | レノボ・シンガポール・プライベート・リミテッド | 電子基板および電子機器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105565A (ja) * | 1987-10-17 | 1989-04-24 | Matsushita Electric Ind Co Ltd | 混成集積回路用リードフレーム |
JPH0252359B2 (ja) * | 1982-12-04 | 1990-11-13 | Fujitsu Ltd |
-
1991
- 1991-05-17 JP JP3459791U patent/JPH04130453U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0252359B2 (ja) * | 1982-12-04 | 1990-11-13 | Fujitsu Ltd | |
JPH01105565A (ja) * | 1987-10-17 | 1989-04-24 | Matsushita Electric Ind Co Ltd | 混成集積回路用リードフレーム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057268A (ja) * | 2000-08-08 | 2002-02-22 | Internatl Business Mach Corp <Ibm> | 半導体集積回路装置、電気回路装置、電子機器及び制御機器 |
JP2022125682A (ja) * | 2021-02-17 | 2022-08-29 | レノボ・シンガポール・プライベート・リミテッド | 電子基板および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04180401A (ja) | 高周波伝送線路 | |
JPH01181540A (ja) | Tabパツケージ | |
JPH05218285A (ja) | 集積回路チップ・パッケージ | |
US7414300B2 (en) | Molded semiconductor package | |
KR960032705A (ko) | 반도체 집적회로장치 | |
JPH04130453U (ja) | 高周波ic用パツケージ | |
US6323548B1 (en) | Semiconductor integrated circuit device | |
JP2681427B2 (ja) | 半導体装置 | |
EP1179971A2 (en) | Printed circuit board with pins for being connected to electronic part mounted thereon | |
US6509628B2 (en) | IC chip | |
JPH0786509A (ja) | 半導体集積回路 | |
JP2819775B2 (ja) | 混成集積回路装置 | |
JPH06236939A (ja) | Icパッケージとその配線接続方法 | |
JPS63188961A (ja) | 半導体集積回路用パツケ−ジ | |
JPH08242047A (ja) | プリント配線板 | |
JP2522185B2 (ja) | Icパッケ―ジ | |
JPH0348449A (ja) | icパツケージ | |
JPH11297871A (ja) | 半導体装置 | |
JPS63173347A (ja) | 集積回路部品パツケ−ジ | |
JPH05343525A (ja) | 半導体集積回路 | |
JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
JPH0648954Y2 (ja) | 電磁フィルタ複合部品 | |
KR200161172Y1 (ko) | 반도체 칩 | |
JPH0217692A (ja) | 補修布線 | |
JP2568450Y2 (ja) | ハイブリッドic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970506 |