JPH04121093A - インバータによる同期運転装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、誘導電動機を駆動源とする２組の機械系を該
電動機を速度制御するインバータを介して追従同期制御
する同期運転装置に関する。

〔従来の技術〕

上記の如き２組の機械系において、一方を先行系他方を
後行系とする追従同期制御に関する従来の同期運転装置
としては、前記両系それぞれの回転部に連動したロータ
リ・エンコーダの出力パルス信号より演算された該両系
間の速度差と位相差とを、前記後行系の前記先行系に対
する動的追従性に応して決定された比例帯幅と積分時間
とを有する比例・積分（Ｐ−１）調節器等を介して量的
及び時間的適値にそれぞれ変換した後に加算し、該加算
値を以って前記先行系の速度をその速度指令値となす前
記後行系に対する速度指令補正値となし、前記の速度及
び位相の両偏差が共に零となるまでその制御用インバー
タを介して前記後行系に対する速度補正制御を続行し該
後行系の前記先行系に対する追従同期制御を行うものが
知られている。

〔発明が解決しようとする課題〕

一般に比例・積分（Ｐ−Ｉ）調節器等を用いた連続制御
系における即応性と安定性とは相反する特性であり、両
者を独自に高めることはできない。

また制御諸定数は制御動作中、一般に、固定されている
。従って前記の如き２組の機械系の一方を先行系とし他
の一方を該先行系に対して同期追従すべき後行系となし
て行う追従同期制御において、前記の後行系の先行系に
対する急速な追従性が求められる場合には、Ｐ−１調節
器を用い且つその制御諸定数が固定となされた連続制御
系を用いる前記従来の同期運転装置では所要の追従性を
満足できない場合があった。

上記に鑑み本発明は、前記の如き２組の機械系に対する
インバータを介した追従同期制御に関し、前記の如きＰ
−Ｉ制御を基本とし且つ所要の追従性を広範囲に満足し
得る如く回路構成されたインバータによる同期運転装置
の提供を目的とするものである。

［課題を解決するための手段］ 上記目的を達成するために、本発明のインバータによる
同期運転装置は、インバータにより速度制御される誘導
電動機をそれぞれ駆動源とする２組の機械系の一方を先
行系とし他方を該先行系に対する後行系となし、該両系
それぞれの回転部に連動されたロータリ・エンコーダの
出力パルス信号より演算された該両系間の速度差と該両
系上の一致所要点間の位相差とをそれぞれ量的及び時間
的適値に変換して得た値の和を以って前記先行系の速度
をその速度指令値となす前記後行系に対する速度指令補
正値となし、前記後行系の前期先行系に対する追従同期
制御を行う如く回路構成されたインバータによる同期運
転装置において、前記位相差の時間的変化率の演算回路
と、該変化率が所定値に達せぬ時に出力を発する比較回
路と、前記位相差の初期値と前記速度差とに従って変化
する該位相差の変化量を所定時間内に零となすに要する
前記後行系の速度補正量の演算回路と、該補正量演算回
路の出力を前記比較回路の出力発生状態において積分す
る積分器とを設け、該積分器の出力を前記後行系用速度
指令値に対する補正値となすものとし、或いはまた、前
記先行系の起動時に、該先行系用の前記エンコーダの出
力するパルス信号のパルスエツジの検知により該先行系
の起動時点の検出を行うと共に、該起動時点から所定の
短期間にわたり所定の一定値を保持した後に所定の減衰
率にて減少消滅するが如き過渡的な速度補正信号を出力
する先行速度指令回路を設け、該指令回路の出力を前記
後行系用速度指令値に対する補正値となすものとし、更
にはまた、前記後行系の速度指令値演算系中の位相差関
係演算系のみを作動させ速度差関係演算系を停止させる
演算動作選択回路を設け、該選択回路を前記両機賊系の
起動２こ先立つ停止中に作動させ、前記両機械系の停止
状態↓こおける前記位相差をその初期値として演算され
た該位相差関連の速度指令補正値のみに従って前記後行
系の低速駆動を行い、前記先行系の起動開始前に前記の
初期位相差を零となす如く機能構成するものとする。

〔作用〕

前記の如く、一般にＰ−Ｉ調節器等を用いた連続制御系
における即応性と安定性とは相反する特性であり、該両
者を独自に高めることはできす、更に通常前記制御系動
作中の制御諸定数は固定値となされている。また前記即
応性改善のだめの微分要素の附加は一般的に前記安定性
を損うものとなる。

しかしながら制御系応答時の制御量の変動域に関連し、
制御の即応性を要する範囲は通常入力応答の初期におけ
る前記制御量の比較的大幅変動時に対応し、また安定性
を要する範囲は前記制御量がその目標値附近到達時に対
応し、該両範囲は互に異なる。

従って前記両範囲対応し、不連続的↓こ微分動作成いは
Ｐ・■調節器積分時間の短縮等の制御定数変更を行って
、制御系の安定性を損うことなくその即応性を高めるこ
とが可能となる。

上記に従い、本発明による同期運転装置は、前記の如き
２組の機械系の追従同期制御に関し、該両機械系間の速
度差と一致所要点間位相差とをそれぞれ入力とするＰ−
Ｉ調節器を主調整要素とする連続制御系の構成に対し、
前記両機械系中の先行系の起動時に後行系速度指令信号
の補正用に微分信号の如き一過性信号を出力し該後行系
の起動を加速する先行速度指令回路と、前記位相差の縮
小が予定の早さで行われぬ場合に該位相差を入力とする
前記Ｐ・■調節器の積分時間を等棚内且つ連続的に小と
なし該位相差に関連する前記後行系の速度指令値増大用
補正信号を作成するために、位相差変化率演算回路と該
変化率の比較回路と加速すべき速度補正量の演算回路と
該補正量を入力とし前記位相差の縮少が予定より遅い場
合にのみ動作する積分回路とを附ＱＤしたものである。

更に前記同期運転装置二こ、前記両機械系の起動↓こ先
立ち前記後行系速度Ｉ旨令値演算系中の位相差関係演算
系のみを選択的に作動させて該後行系を駆動し、前記両
機械系起動開始時には該両系間位相差を零となす如く作
動する演算動作選択回路を附加するものである。

［実施例〕 以下本発明の実施例を図面により説明する。第１図は制
御系ブロンク回路図、第２図は先行及び後行両機械系の
起動特性図、第３回は前記両機械系上の一致所要点間位
相差の変動状態図、第４図は前記両機械系の構成図であ
る。

先ず第４図において、１１と２１とはそれぞれ誘導電動
機１２と２２とを速度制御するインバータ装置、１３と
２３とはそれぞれ前記電動機１２と２２とにより駆動さ
れる機械系であり、以下の説明は機械系１３を先行系、
機械系２３を後行系すなわち追従系として行う。また１
４と２４とはそれぞれ前記機械系１３と２３との回転部
に連動されたロータ↑Ｊ・エンコ一ダであり１．へ相と
１３１の回転角度パルス信号とＺ相の加点位置パルス４
−ａ号とを出力するものであり該各パルス信号は前記イ
ンバータ装置２１に設けられた同期運転装置に入力され
ている。

次に第１図において、３１と３２とはインターフェイス
、３３は速度検出回路であり前記両エンコーダ１４と２
４とのＡ相またはＢ相出力パルス信号の計数と図示して
いない回路により与えられるクロックパルスによるパル
ス幅演算とにより前記両機械系の速度差と前記後行系２
３の目標速度となる前記先行系１３の速度とを演算検出
し、該両横出値を前記後行機用電動機２２の極数対応の
周波数信号に変換し、それぞれ信号へｆ、とｆ９として
出力するものである。なお該信号へｆ、は前記速度検出
回路３３において比例・積分（Ｐ−１）変換を受けてい
るものとする。次に３４は位相差検出回路であり、前記
両エンコーダからのＺＡＢ各相の出力パルス信号の計数
演算により前記両機械系の一致所要点間位相差Δθを検
出するものである。３５はＰ−Ｉｊｌｊｌｉ器であり、
前記信号Δθを入力とし周波数信号Δｆ２を出力する。

該信号Δ「２は前記信号ｒ２に対する位相差関係補正値
として加算器ＡＤＤ□において前記信号ｆ、とΔｆｌと
に加算された後に前記インバータ装置２１におけるＶ／
Ｆ　（電圧／周波数）演算器２１ａに入力されインバー
タ制御回路２１ｂを介して前記電動機２２の回転速度を
補正調整するものであり、前記各信号Δｆ８．Δに、△
θが何れも消滅した時点で前記両機械系間の追従同期制
御は完了する。

上記各要素から成る回路構成は前記の如き２Ｍｉの機械
系間の追従同期制御の基本回路構成であり、従来の同期
運転装置にも用いられているものである。

次ＣＺ　ＡＳＷ　ｌ、　ＡＳＷｚはアナログスイッチ、
３６は該両スイッチを所定の時間毎に順次開閉動作させ
るサンプリング時間信号を発するクロック回路である。

また３７と３８とはサンプリング値ホールド用のバッフ
ァであり、該バッファ３７は前記スイッチＡＳＷ、閉路
時の前記位相差Δθの検出値ホールド用、同様にバッフ
ァ３８は前記スイッチＡＳＷ２閉路により入力される前
記バッファ３７のホールド値を再ホールドするものであ
る。ここに前記両スインチＡＳＷ、とＡＳＷ、とは順次
開閉動作を繰り返すものであり、従って前記バッファ３
７と３８とのホールド内容はそれぞれ前記位相差Δθの
検出値の今回サンプリング値Δθｎと前回サンプリング
値Δθ、、−１（ｎ・１．２．３−’）　　となる。次
に３９は分割器であり前記の如きサンプリング値Δθ７
−１を１／Ｋ（Ｋ＞１）に分割しΔθ。−、／Ｋを出力
するものである。また４０は比較器であり、前記信号Δ
θｎが信号Δθ−Ｉ／により大である場合、換言すれば
前記位相角Δθの前記サンプリング時間内の減衰量が前
回サンプリング値△θ、、−Ｉの１〜１／に倍以下（例
えばに＝１．５の場合１−１／に＝１／３）の場合にそ
の出力を発するものである。従って前記各要素３６〜４
０．＾ＳＷ＋、ＡＳＷｚは前記位相差変化率演算回路を
構成するものとなる。

次に４１は前記サンプリング位相差Δθｎを入力とする
速度補正量演算回路、４２は該演算回路の出力を前記比
較器・１０の出力発生状態；こおいて積分し速度補正信
号Δ［３を出力する積分器である。

該信号Δｆ３は前記信号Δｆ２に加算され前記位相差Δ
θに対する速度補正量の増大を図るもの、すなわち前記
Ｐ−Ｉ調節器３５の積分時間を等棚内且つ一時的に小と
なすものとして作用する。なお前記信号Δｆ３の対Δθ
ｎ総合積分特性の等棚積分時間は前記積分器４２の積分
時間を前記演算回路４１の出力にて除したものであり、
該演算回路４１の対Δθｎゲインは、前記両信号△ｆ２
とΔｆ３との和による前記後行機械系の増速分の積分値
である前記位相差Δθの補償量が所定時間経過後に前記
位相差Δθｎとなるように随時変更演算されている。

次に４３は先行速度指令回路であり、前記先行系の起動
時に、該先行系用エンコーダ１４の出力するＡ相または
Ｂ相パルス信号のパルスエツジの検知により該先行系の
起動時点の検知を行うと共に、該起動時点から所定の短
期間にわたり所定の一定値を保持した後に所定の減衰率
にて減少消滅するが如き過渡的な速度補正信号Δｆ４を
出力するものであり、その検出に時間遅れを伴う前記先
行系の速度をその目標値とする前記後行系の早急な起動
立上りを図るものである。

更に、前記両機械系の起動に先立つ停止中に、前記の速
度検出回路３３と先行速度指令回路４３との動作を停止
させ他の位相差関係演算回路のみを選択的に作動させる
図示していない演算動作選択回路を作動させ、前記両信
号Δｆ２とΔｆ３とに従って前記後行系のみを駆動し、
前記両機械系停止時における前記位相差Δθを前記先行
系の起動開始前に零となす如く構成されている。

次に第２図の起動特性図において、図（イ）は前記先行
系に対する速度指令値ｆｐＳの対時間変化模様を示し、
図（ロ）は該指令値ｆｐｓに従った前記先行系の速度ｆ
ｐの変化模様を示す。なお時刻ｔ０は前記先行系の起動
指定時刻である。次に図（ニ）は前記後行系に対する速
度指令値ｆ。Ｓ中の前記先行系速度ｆｐの検出成分のみ
の変化模様を示すものであり、図示時間ΔＬの遅れを有
している。

また図（ハ）は前記検出時間遅れΔｔの補償信号となる
前記先行速度指令回路４３の出力信号Δｆ４の変化模様
を示す。メ（ホ）は前記図（ハ）と図（ニ）とに示す両
信号の加算値をその速度指令値とする前記後行系の速度
ｆｃの変化模様を示すものであり、図（ハ）；こ示す信
号Δｆ４の波形の適当な選定により前記の速度ｆｃは速
度「、、二こ殆ど遅れることなく立上り得ることを示す
ものである。

更に第３図の位相差の変動状態図は、前記位相差Δθが
点ａ−＋ｂ→ｃ−＋ｏの如く位相差零の点Ｏに向は移行
される模様を示す。ここ二こ前記各点の位相差は、点ａ
ＬこてΔθｎ−１を点すにてΔθｎ１点ＣにてΔθ、、
−＋／にとなり、該各位相差は前記両スインチＡＳＷ、
とＡＳＷ２による前記の位相差サンプリングの度毎に更
新され、１サンプリング期間経過後に前記Δθｎに対応
する点すが点ａと点Ｃ間にある場合には位相差Δθの低
減変化率が不足しているものとされて前記速度補正量へ
ｆ３の演算が行われる。

〔発明の効果］ 本発明によれば、インバータにより速度制御される誘導
電動機をそれぞれ駆動源とする２組の機械系の一方を先
行系とし他方を該先行系速度を目標値とする後行系とな
し、該両系間の速度差と位相差とに対するＰ・■制御を
行って前記両系間の追従同期制御を行うインバータによ
る同期運転装置において、前記の如く、前記先行系起動
時に前記後行系に対する過渡的加速信号の発生回路と、
前記位相差の低減率不足時に与えるＰ−１調節器の積分
時間の等棚内短縮信号発生回路と、前記先行系の起動に
先立ち前記後行系のみを駆動し該両系間の初期位相差を
零となす制御回路とを附加することにより、前記後行系
の起動時、或いは運転中の負荷変動時において咳後行系
の前記先行系に対する追従性を大幅に向上させることが
でき、更にはその動特性の異る機械系間の追従同期運転
に関してもこれを円滑に行うことが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例を示す制御系ブロック回路図、
第２図は前記両機械系の起動特性図、第３図は位相差の
変動状態図、第４図は前記両機械系の構成図である。 １１．２１・・・インバータ装置、１２．２２・・・誘
導電動機、１３・・・機械系（先行系）、２３・・・機
械系（後行系）、１４．２４・・・ロータリ・エンコー
ダ、２１ａ・・・Ｖ／Ｆ演算器、２１ｂ・・・インバー
タ制御回路、３１．３２・・・インターフェイス、３３
・・・速度検出回路、３４・・・位相差検出回路、３５
・・・Ｐ・■調節器、３６・・・クロック回路、３７゜
３８・・・バンファ、３９・・・分割器、４０・・・比
較器、４１・・・速度補正量演算回路、４２・・・積分
器、４３・・・先行速度指令回路、ＡＤＤ、、ＡＤＤ２
・・・加算器、ＡＳＷ、。 ＡＳＷ２・・・アナログスイッチ。

Claims (1)

1. 【特許請求の範囲】 １）インバータにより速度制御される誘導電動機をそれ
   ぞれ駆動源とする２組の機械系の一方を先行系とし他方
   を該先行系に対する後行系となし、該両系それぞれの回
   転部に連動されたロータリ・エンコーダの出力パルス信
   号より演算された該両系間の速度差と該両系上の一致所
   要点間の位相差とをそれぞれ量的及び時間的適値に変換
   して得た値の和を以って前記先行系の速度をその速度指
   令値となす前記後行系に対する速度指令補正値となし、
   前記後行系の前記先行系に対する追従同期制御を行う如
   く回路構成されたインバータによる同期運転装置におい
   て、前記位相差の時間的変化率の演算回路と、該変化率
   が所定値に達せぬ時に出力を発する比較回路と、前記位
   相差の初期値と前記速度差とに従って変化する該位相差
   の変化量を所定時間内に零となすに要する前記後行系の
   速度補正量の演算回路と、該補正量演算回路の出力を前
   記比較回路の出力発生状態において積分する積分器とを
   設け、該積分器の出力を前記後行系用速度指令値に対す
   る補正値となすことを特徴とするインバータによる同期
   運転装置。 ２）インバータにより速度制御される誘導電動機をそれ
   ぞれ駆動源とする２組の機械系の一方を先行系とし他方
   を該先行系に対する後行系となし、該両系それぞれの回
   転部に連動されたロータリ・エンコーダの出力パルス信
   号より演算された該両系間の速度差と該両系上の一致所
   要点間の位相差とをそれぞれ量的及び時間的適値に変換
   して得た値の和を以って前記先行系の速度をその速度指
   令値となす前記後行系に対する速度指令補正値となし、
   前記後行系の前記先行系に対する追従同期制御を行う如
   く回路構成されたインバータによる同期運転装置におい
   て、前記先行系の起動時に、該先行系用の前記エンコー
   ダの出力するパルス信号のパルスエッジの検知により該
   先行系の起動時点の検出を行うと共に、該起動時点から
   所定の短期間にわたり所定の一定値を保持した後に所定
   （７）減衰率にて減少消滅するが如き過渡的な速度補正
   信号を出力する先行速度指令回路を設け、該指令回路の
   出力を前記後行系用速度指令値に対する補正値となすこ
   とを特徴とするインバータによる同期運転装置。 ３）インバータにより速度制御される誘導電動機をそれ
   ぞれ駆動源とする２組の機械系の一方を先行系とし他方
   を該先行系に対する後行系となし、該両系それぞれの回
   転部に連動されたロータリ・エンコーダの出力パルス信
   号より演算された該両系間の速度差と該両系上の一致所
   要点間の位相差とをそれぞれ量的及び時間的通値に変換
   して得た値の和を以って前記先行系の速度をその速度指
   令値となす前記後行系に対する速度指令補正値となし、
   前記後行系の前記先行系に対する追従同期制御を行う如
   く回路構成されたインバータによる同期運転装置におい
   て、前記後行系の速度指令値演算系中の位相差関係演算
   系のみを動作させ速度差関係演算系を停止させる演算動
   作選択回路を設け、該選択回路を前記両機械系の起動に
   先立つ停止中に作動させ、前記両機械系の停止状態にお
   ける前記位相差をその初期値として演算された該位相差
   関連の速度指令補正値のみに従って前記後行系の低速駆
   動を行い、前記先行系の起動開始前に前記の初期位相差
   を零となす如く機能構成されたことを特徴とするインバ
   ータによる同期運転装置。