JPS6035979A - モ−タの制御装置 - Google Patents
モ−タの制御装置Info
- Publication number
- JPS6035979A JPS6035979A JP58141822A JP14182283A JPS6035979A JP S6035979 A JPS6035979 A JP S6035979A JP 58141822 A JP58141822 A JP 58141822A JP 14182283 A JP14182283 A JP 14182283A JP S6035979 A JPS6035979 A JP S6035979A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- counter
- reference frequency
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/292—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC
- H02P7/293—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC using phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、モータの制御装置に係り、例えば、走査光
学系の速度を連続的に制御して連続変倍を行う複写機に
用いて好適なモータの制御装置に関するものである。
学系の速度を連続的に制御して連続変倍を行う複写機に
用いて好適なモータの制御装置に関するものである。
従来、この種の制御装置、特にＰＬＬ制御においてロー
パスフィルタの特性によりＰ Ｌ Ｌ 制御の特性が左
右されてきた。
パスフィルタの特性によりＰ Ｌ Ｌ 制御の特性が左
右されてきた。
また、いろいろな目標値である速度に同期するような制
御装置では」二速ローパスフィルタを切り換える必要が
あった。
御装置では」二速ローパスフィルタを切り換える必要が
あった。
さらに、モータをＰＷＭ（パルス幅変調）制御する際、
ＰＬＬ信号と速度制御ループ信号を加算する加算器、な
らびに加算出力を積分する積分器が必要であった。
ＰＬＬ信号と速度制御ループ信号を加算する加算器、な
らびに加算出力を積分する積分器が必要であった。
この発明は、−１−記従来例の欠点を除去するためにな
されたもので、ローパスフィルタ、および加算器を不要
にし装置の小型化をはかり、かつ、マイクロコンピュー
タによる高精度、広範囲のＰＬＬ速度制御を行うことが
できるモータの制御装置を提供することを目的とする。
されたもので、ローパスフィルタ、および加算器を不要
にし装置の小型化をはかり、かつ、マイクロコンピュー
タによる高精度、広範囲のＰＬＬ速度制御を行うことが
できるモータの制御装置を提供することを目的とする。
第１図はこの発明の一実施例の構成図である。
この図で、１はモータの速度を指定するテンキー、２は
速度制御するマイクロコンピュータ（以下マイコンとい
う）で、割込機能を有し第１カウンタ２Ａと第２カウン
タ２Ｂとを備えており、第１カウンタ２Ａは内部クロッ
クをカウントしてテンキー１からのモータ速度指定に従
って、位相比較のための基準周波数信号ＦＳ（周波数を
も示すものとする。以下同じ）を発生する。第２カウン
タ２Ｂは位相誤差信号からＰＷＭ信号を作成するための
カウントを内部クロックで行う。３は前進オン信号、４
は後進オン信号、５はモータを駆動するＰＷＭ信号、６
，８はアンド回路、７，９はノット回路、１０，１２，
１４．１８は前記ＰＷＭ信号５を増幅するアンプ、１１
，１３，１５゜１７はモータを駆動するドライバ、１８
はモータ、１９は前記モータ１８の回転を検出するエン
コーダで、ＦＧは前記エンコーダ１９がらの帰還信号で
ある。
速度制御するマイクロコンピュータ（以下マイコンとい
う）で、割込機能を有し第１カウンタ２Ａと第２カウン
タ２Ｂとを備えており、第１カウンタ２Ａは内部クロッ
クをカウントしてテンキー１からのモータ速度指定に従
って、位相比較のための基準周波数信号ＦＳ（周波数を
も示すものとする。以下同じ）を発生する。第２カウン
タ２Ｂは位相誤差信号からＰＷＭ信号を作成するための
カウントを内部クロックで行う。３は前進オン信号、４
は後進オン信号、５はモータを駆動するＰＷＭ信号、６
，８はアンド回路、７，９はノット回路、１０，１２，
１４．１８は前記ＰＷＭ信号５を増幅するアンプ、１１
，１３，１５゜１７はモータを駆動するドライバ、１８
はモータ、１９は前記モータ１８の回転を検出するエン
コーダで、ＦＧは前記エンコーダ１９がらの帰還信号で
ある。
次に、第１図の実施例の動作の概要を説明する。アンド
回路６は、前進オン信号３により開かれ、マイコン２か
ら出力されたＰＷＭ信号５を通し、これをアンプ１０で
増幅しドライバ１１を駆動する。また、前進オン信号３
をノット回路７で反転させ、アンプ１２で増幅しドライ
バ１３を駆動する。これにより、モータ１８にＰＷＭ信
号５が加わりモータ１８をモータ速度指令に従った基準
周波数信号ＦＳとエンコーダ１９からの帰還信すＦＧと
の位相差を一定にするように制御する。
回路６は、前進オン信号３により開かれ、マイコン２か
ら出力されたＰＷＭ信号５を通し、これをアンプ１０で
増幅しドライバ１１を駆動する。また、前進オン信号３
をノット回路７で反転させ、アンプ１２で増幅しドライ
バ１３を駆動する。これにより、モータ１８にＰＷＭ信
号５が加わりモータ１８をモータ速度指令に従った基準
周波数信号ＦＳとエンコーダ１９からの帰還信すＦＧと
の位相差を一定にするように制御する。
なお、この時（前進中）、後進オン信号４はアンド回路
８．ノット回路９を開かないようにしておく。また、後
進中においては、前記前進中と同様の動作となる。
８．ノット回路９を開かないようにしておく。また、後
進中においては、前記前進中と同様の動作となる。
次に、位相比較、およびＰＷＭ信号５の制御方法を第２
図（ａ）、（ｂ）のフローチャートおよび第３図の波形
図に従って説明する。なお、第２図（ａ）、（ｂ）中の
（＋）、（２）・旧・・は各ステップを示す。
図（ａ）、（ｂ）のフローチャートおよび第３図の波形
図に従って説明する。なお、第２図（ａ）、（ｂ）中の
（＋）、（２）・旧・・は各ステップを示す。
ここで、ＰＷＭ信号５の作成原理を第３図で説明する。
基準周波数信号ＦＳはテンキー１の入力により定まる一
定の周波数の信号である。帰還信号ＦＧはモーター８の
エンコーダ１９からの信号であるから、モーター８が回
転してはじめて発生する。モーター８の速度が基準周波
数信号ＦＳと一致（位相差が０〜２πの間のときは一致
とする）していれば、基準周波数信号ＦＳと帰還信号Ｆ
Ｇとの位相差ΔＰは、０〜２πの間にある。この位相差
ΔＰは第１カウンタ２Ａがマイコン２の内部クロックを
カウントすることで検出される。
定の周波数の信号である。帰還信号ＦＧはモーター８の
エンコーダ１９からの信号であるから、モーター８が回
転してはじめて発生する。モーター８の速度が基準周波
数信号ＦＳと一致（位相差が０〜２πの間のときは一致
とする）していれば、基準周波数信号ＦＳと帰還信号Ｆ
Ｇとの位相差ΔＰは、０〜２πの間にある。この位相差
ΔＰは第１カウンタ２Ａがマイコン２の内部クロックを
カウントすることで検出される。
そしてＰＷＭ信号５中のオン時間ＶａｎはＶｏｎ＝ΔＰ
ＸＫ＋ｃ でめられる。ここに、Ｋは定数、Ｃは倍率による定数で
ある。
ＸＫ＋ｃ でめられる。ここに、Ｋは定数、Ｃは倍率による定数で
ある。
そして、ＰＷＭ信号５のパルス幅（オフ時間）は、
ＰＷＭ＝ＦＳ−Ｖｏｎ
となり、この演算がマイコン２内で行われ、出力−Ａ９
つ ごれ、モーター８を基準周波数信号ＦＳに同期させるよ
うに制御する。
つ ごれ、モーター８を基準周波数信号ＦＳに同期させるよ
うに制御する。
そして、この発明では上記の演算を行うのに利用する位
相差ΔＰを、前回計測してパックアメモリに入っている
値を利用して演算するようにして、演算による遅れを生
じさせないようにしている。
相差ΔＰを、前回計測してパックアメモリに入っている
値を利用して演算するようにして、演算による遅れを生
じさせないようにしている。
次に、位相比較を第２図（ａ）により説明する。テンキ
ー１よりモーター８の速度設定（倍率）を入力する（１
）。設定値に変化があった場合（２）、第１カウンタ２
Ａに設定値をセットしく３）、カウントダウンを開始さ
せる。ここで第１カウンタ２Ａのカウントが終了後、割
込信号が発生し、自動的に設定値を再セットし、カウン
トを繰り返し、基準周波数信号ＦＳを発生する。
ー１よりモーター８の速度設定（倍率）を入力する（１
）。設定値に変化があった場合（２）、第１カウンタ２
Ａに設定値をセットしく３）、カウントダウンを開始さ
せる。ここで第１カウンタ２Ａのカウントが終了後、割
込信号が発生し、自動的に設定値を再セットし、カウン
トを繰り返し、基準周波数信号ＦＳを発生する。
さらに、モーター８の速度にあったバイアス値をセット
する（４）。
する（４）。
位相誤差信号ＰＣは、第３図に示すように位相差Ｏ〜２
πのときは、基準周波数信号ＦＳ、帰還信号ＦＧの立下
りで位相誤差信号ＰＣのセット。
πのときは、基準周波数信号ＦＳ、帰還信号ＦＧの立下
りで位相誤差信号ＰＣのセット。
リセットを繰り返し、帰還信号ＦＧの位相が遅れた場合
は、位相誤差信号ＰＣはセット状態を維持し、基準周波
数信号ＦＳの一周期の間に帰還信号ＦＧの立下りが２回
来たことを検知した後に（例えば時刻ｔ）、前述の位相
差Ｏ〜２πの動作を繰り返す。また、逆に帰還信号ＦＧ
の位相が進んだ場合は、位相誤差信号ＰＣはリセット状
態を維持し帰還信号ＦＧの一周期の間に基準周波数信号
ＦＳの立下りが２回来たことを検知した後に前述の位相
差Ｏ〜２πの動作を繰り返すものである。
は、位相誤差信号ＰＣはセット状態を維持し、基準周波
数信号ＦＳの一周期の間に帰還信号ＦＧの立下りが２回
来たことを検知した後に（例えば時刻ｔ）、前述の位相
差Ｏ〜２πの動作を繰り返す。また、逆に帰還信号ＦＧ
の位相が進んだ場合は、位相誤差信号ＰＣはリセット状
態を維持し帰還信号ＦＧの一周期の間に基準周波数信号
ＦＳの立下りが２回来たことを検知した後に前述の位相
差Ｏ〜２πの動作を繰り返すものである。
これをさらに第２図（ａ）に基づいて説明する。
位相誤差信号ＰＣは第３図に示すように、基準周波数信
号ＦＳと位相誤差信号ＰＣとの位相差が０〜２πの状態
の時は、第２図（ａ）のようにＦＳ割込信号によってそ
の割込みの可否が判断された後（１１）、（１２）、（
１３）、（１Ｂ）、（１９）、ＦＧＧ力カウンタが°“
Ｉ ＩＩでないとき、つまりこの時点では゛２°°以上
であるから、（２０）の立上りセットで立上りフラグを
セットし、帰還信号ＦＧの割込回数をカウントするＦＧ
入入力カウンタクリアしく１５）、次いで、ＦＳの割込
回数をカウントするＦＳＳツカカウンタカウントアツプ
しく１６）、レジスタ復帰後（１７）、割込許可を行っ
た後、リターンする。
号ＦＳと位相誤差信号ＰＣとの位相差が０〜２πの状態
の時は、第２図（ａ）のようにＦＳ割込信号によってそ
の割込みの可否が判断された後（１１）、（１２）、（
１３）、（１Ｂ）、（１９）、ＦＧＧ力カウンタが°“
Ｉ ＩＩでないとき、つまりこの時点では゛２°°以上
であるから、（２０）の立上りセットで立上りフラグを
セットし、帰還信号ＦＧの割込回数をカウントするＦＧ
入入力カウンタクリアしく１５）、次いで、ＦＳの割込
回数をカウントするＦＳＳツカカウンタカウントアツプ
しく１６）、レジスタ復帰後（１７）、割込許可を行っ
た後、リターンする。
次に第２図（ｂ）に示すように、ＦＧＧ込信号によって
、先の基準周波数信号ＦＳの立下りから帰還信号ＦＧの
立下りまでの時間を基準周波数信号ＦＳを作成するため
の第１カウンタ２Ａを共用して読み込む（３１）。次に
、ＰＷＭ出力用の第２カウンタ２Ｂをスタートさせ、モ
ータ１８のオフ時間を出力させるためにリセットさせる
（３２）。モータが「１標速度まで立上ったかどうか判
断しくＦＳ−周期間にＦＧ割込が２回入ると「立上った
」と判断する） （３３）、すでに立上っていれば、Ｆ
Ｇ禁止およびＦＳＳツカカウンタ０゛°が°“１′°か
の判断を行い（３４）、（３５）、（４２）、（４３）
、モータオン時間計算〔２〕において、モータ１８の
オン時間ｔｏｎを計算する（４４）。その後、ＦＳ割込
回数をカウントするＦＳＳツカカウンタクリアしく３８
）、次いで、ＦＧＧ込回数をカウントするＦＧＧ力カウ
ンタをカウントアツプしく３８）、モータオフ時間ｔｏ
ｆｆ （１／ＦＳ−ｔｏｎ）をめ、第２カウンタ２Ｂに
モータオフ時間ｔ ｏｆｆのカウント値をセラ） Ｌ（
４０）、レジスタ復帰後（４１）、リターンする。
、先の基準周波数信号ＦＳの立下りから帰還信号ＦＧの
立下りまでの時間を基準周波数信号ＦＳを作成するため
の第１カウンタ２Ａを共用して読み込む（３１）。次に
、ＰＷＭ出力用の第２カウンタ２Ｂをスタートさせ、モ
ータ１８のオフ時間を出力させるためにリセットさせる
（３２）。モータが「１標速度まで立上ったかどうか判
断しくＦＳ−周期間にＦＧ割込が２回入ると「立上った
」と判断する） （３３）、すでに立上っていれば、Ｆ
Ｇ禁止およびＦＳＳツカカウンタ０゛°が°“１′°か
の判断を行い（３４）、（３５）、（４２）、（４３）
、モータオン時間計算〔２〕において、モータ１８の
オン時間ｔｏｎを計算する（４４）。その後、ＦＳ割込
回数をカウントするＦＳＳツカカウンタクリアしく３８
）、次いで、ＦＧＧ込回数をカウントするＦＧＧ力カウ
ンタをカウントアツプしく３８）、モータオフ時間ｔｏ
ｆｆ （１／ＦＳ−ｔｏｎ）をめ、第２カウンタ２Ｂに
モータオフ時間ｔ ｏｆｆのカウント値をセラ） Ｌ（
４０）、レジスタ復帰後（４１）、リターンする。
また、第２カウンタ２Ｂのカウント値までカウントする
と、ＰＷＭタイマ割込が発生し、レジスタ退避後（５１
）、第２カウンタ２Ｂをストップさせ、モータがオフす
るように出力をセットしく５２）、ＦＧ割込が入るまで
この状態が続く。
と、ＰＷＭタイマ割込が発生し、レジスタ退避後（５１
）、第２カウンタ２Ｂをストップさせ、モータがオフす
るように出力をセットしく５２）、ＦＧ割込が入るまで
この状態が続く。
位相差がＯ〜２πの範囲では、このようなことが繰り返
され、一定の位相差となるように制御される。その後レ
ジスタ復帰しく５３）、リターンする。
され、一定の位相差となるように制御される。その後レ
ジスタ復帰しく５３）、リターンする。
次に第３図の位相差２當以上の範囲では、第２図（ａ）
のようにＦＳ割込信号によって、ＦＳ禁止、ＦＧ入入力
カウンタＯＩＩか°゛ｌ′′かが判断され（１２）、（
１３）、（１８）、（１９） 、ＦＧ入入力カウンタク
リアしく１５）、ＦＳ割込回数をカウントするＦＳＳツ
カカウンタカウントアツプしく１８）、レジスタ復帰後
、割込許可を行い（１７）、リターンする。
のようにＦＳ割込信号によって、ＦＳ禁止、ＦＧ入入力
カウンタＯＩＩか°゛ｌ′′かが判断され（１２）、（
１３）、（１８）、（１９） 、ＦＧ入入力カウンタク
リアしく１５）、ＦＳ割込回数をカウントするＦＳＳツ
カカウンタカウントアツプしく１８）、レジスタ復帰後
、割込許可を行い（１７）、リターンする。
位相が２π以上遅れたため、ＦＧ割込の前にもう一度第
２図（ａ）に示すＦＳ割込が入り、ＦＧ入入力カウンタ
０′°であるため、ＦＳ禁止（１２）。
２図（ａ）に示すＦＳ割込が入り、ＦＧ入入力カウンタ
０′°であるため、ＦＳ禁止（１２）。
ＦＧＧ力カウンタがＯ゛°かどうかが判断され（１３）
、ＦＧＧ止フラグをセットしく１４）、ＦＧＧ力カウン
タをクリアしく１５）、ＦＳＳツカカウンタカランＩ・
アップしく１Ｂ）、レジスタ復帰して（１７）、リター
ンする。
、ＦＧＧ止フラグをセットしく１４）、ＦＧＧ力カウン
タをクリアしく１５）、ＦＳＳツカカウンタカランＩ・
アップしく１Ｂ）、レジスタ復帰して（１７）、リター
ンする。
次にＦＧ割込が入り、第２図（ｂ）のように、先の２度
目のＦＳ割込から今回のＦＧ割込までのカウント値を読
み込み（３１）、ＰＷＭタイマである第２カウンタ２Ｂ
をスタートさせ、モータ１８のオフ時間を出力させるた
めにリセットさせる（３２）。この時、位相差は一度目
の基準周波数信号ＦＳの立下りから今回の帰還信号ＦＧ
の立下りまでである。その後、モータが目標速度まで立
上ったかどうか判断しく３３）、ＦＧ禁止かどうかの判
断で（３４）、先にＦＧＧ止フラグがセットされたので
、ＦＳＳツカカウンタ０゛°かどうがの判断を通り（４
６）、モータオン時間計算〔３〕に行き（４５）、モー
タ１８の速度が早くなるように、つまり、オン時間ｔｏ
ｎが長くなるように計算され、ＦＳ入力カウンタをクリ
アしく３８）、ＦＧ入入力カウンタカウントアツプしく
３８）、モータオフ時間ｔ ｏｆｆがめられ、第２カウ
ンタ２Ｂにそのカウント値をセットしく４０）、レジス
タ復帰後（４１）、割込許可となりリターンする。
目のＦＳ割込から今回のＦＧ割込までのカウント値を読
み込み（３１）、ＰＷＭタイマである第２カウンタ２Ｂ
をスタートさせ、モータ１８のオフ時間を出力させるた
めにリセットさせる（３２）。この時、位相差は一度目
の基準周波数信号ＦＳの立下りから今回の帰還信号ＦＧ
の立下りまでである。その後、モータが目標速度まで立
上ったかどうか判断しく３３）、ＦＧ禁止かどうかの判
断で（３４）、先にＦＧＧ止フラグがセットされたので
、ＦＳＳツカカウンタ０゛°かどうがの判断を通り（４
６）、モータオン時間計算〔３〕に行き（４５）、モー
タ１８の速度が早くなるように、つまり、オン時間ｔｏ
ｎが長くなるように計算され、ＦＳ入力カウンタをクリ
アしく３８）、ＦＧ入入力カウンタカウントアツプしく
３８）、モータオフ時間ｔ ｏｆｆがめられ、第２カウ
ンタ２Ｂにそのカウント値をセットしく４０）、レジス
タ復帰後（４１）、割込許可となりリターンする。
モータ１８の速度が早くなってきて（ＦＧの位相が進ん
できて）、ＦＧ割込が入力され、ＦＳ割込回数が°′０
゛°のとき、ＦＧ禁止かどうかの判断と（３４）、ＦＳ
入力カウンタが“０゛′かどうかの判断（４６）を通り
、ＦＳ 、ＦＧ割込を許可するためにフラグをリセット
しく４７）、モータオン時間計算〔２〕を通り（４８）
、位相差をＯ〜２πの範囲にもどすようにモータオン時
間ｔｏｎが計算され、以後は前述と同様に（３９）、（
４０）、（４１）のステップを通りリターンする。
できて）、ＦＧ割込が入力され、ＦＳ割込回数が°′０
゛°のとき、ＦＧ禁止かどうかの判断と（３４）、ＦＳ
入力カウンタが“０゛′かどうかの判断（４６）を通り
、ＦＳ 、ＦＧ割込を許可するためにフラグをリセット
しく４７）、モータオン時間計算〔２〕を通り（４８）
、位相差をＯ〜２πの範囲にもどすようにモータオン時
間ｔｏｎが計算され、以後は前述と同様に（３９）、（
４０）、（４１）のステップを通りリターンする。
また、逆にＦＧの位相が進んだ時（位相差θ以下）は、
第２図（ｂ）のようにＦＧ割込信号によって、前のＦＳ
割込から今回のＦＧ割込までのカラン］・伯を読み込み
（３１）、ＰＷＭタイマである第２カウンタ２Ｂをスタ
ートさせ、モータ１８のオフ時間を出力させるためにリ
セットさせる（３２）。
第２図（ｂ）のようにＦＧ割込信号によって、前のＦＳ
割込から今回のＦＧ割込までのカラン］・伯を読み込み
（３１）、ＰＷＭタイマである第２カウンタ２Ｂをスタ
ートさせ、モータ１８のオフ時間を出力させるためにリ
セットさせる（３２）。
その後、モータが「１標速度まで立」一つだかどうか判
断しく３３）、ＦＧ禁止かどうかの判断（３４）、ＦＳ
Ｓ入力カウンタ０′°か“１ ＋＋かの判断（３５）
。
断しく３３）、ＦＧ禁止かどうかの判断（３４）、ＦＳ
Ｓ入力カウンタ０′°か“１ ＋＋かの判断（３５）
。
（４２）、 （４３）を通って、モータオン時間（２）
（４４）に行き、モータオン時間ｔｏｎが計算され、Ｆ
ＳＳ入力カウンタクリアしく３８）、ＦＧＧ込回数をカ
ウントするＦＧ入入力カウンタカウントアツプしく３９
） 、 （４０）、 （４１）を通りリターンする。
（４４）に行き、モータオン時間ｔｏｎが計算され、Ｆ
ＳＳ入力カウンタクリアしく３８）、ＦＧＧ込回数をカ
ウントするＦＧ入入力カウンタカウントアツプしく３９
） 、 （４０）、 （４１）を通りリターンする。
位相が進んだ（位相差０以下）ため、ＦＳ割込の前にも
う一度第２図（ｂ）に示すＦＧ割込が入り前のＦＳ割込
から今回のＦＧ割込までのカウント（ｆｊを読み込み（
３１）、ＦＧ入入力カウンタ°０゛。
う一度第２図（ｂ）に示すＦＧ割込が入り前のＦＳ割込
から今回のＦＧ割込までのカウント（ｆｊを読み込み（
３１）、ＦＧ入入力カウンタ°０゛。
であるため、ＦＧ禁止でないこと（３４）、およびＦＳ
Ｓ入力カウンタ０”′かどうかが判断され（３５）、Ｆ
ＳＳｉ２０フラグ、ＦＧＧ可フラグをセットしく３６）
、モータオン時間ル１算（１）でモータ速度を遅くなる
ように、つまり、オン時間が短く（０でもよい）なるよ
うに計算され（３７）、ＦＧＧ力カウンタをクリアしく
３８）、ＦＧ入入力カウンタカウントアツプしく３８）
、モータオフ時間ｔ ｏｆｆがめられ、第２カウンタ２
Ｂにそのカウント値をセラ）Ｌ（４０）、レジスタ復帰
後（４１）、リターンする。
Ｓ入力カウンタ０”′かどうかが判断され（３５）、Ｆ
ＳＳｉ２０フラグ、ＦＧＧ可フラグをセットしく３６）
、モータオン時間ル１算（１）でモータ速度を遅くなる
ように、つまり、オン時間が短く（０でもよい）なるよ
うに計算され（３７）、ＦＧＧ力カウンタをクリアしく
３８）、ＦＧ入入力カウンタカウントアツプしく３８）
、モータオフ時間ｔ ｏｆｆがめられ、第２カウンタ２
Ｂにそのカウント値をセラ）Ｌ（４０）、レジスタ復帰
後（４１）、リターンする。
モータ１８の速度が遅くなってきて（ＦＧの位相が遅れ
てきて）ＦＳ割込が入力され、ＦＧＧ込回数が０°′の
とき、第２図（ａ）に示すＦＳ禁止かどうかの判断と（
１２）、ＦＧ入入力カウンタ“０″かどうかの判断（２
１）を通り、ＦＧ、ＦＳ割込を許可するためにフラグを
リセットしく２２）、レジスタ復帰後（１７）、リター
ンする。
てきて）ＦＳ割込が入力され、ＦＧＧ込回数が０°′の
とき、第２図（ａ）に示すＦＳ禁止かどうかの判断と（
１２）、ＦＧ入入力カウンタ“０″かどうかの判断（２
１）を通り、ＦＧ、ＦＳ割込を許可するためにフラグを
リセットしく２２）、レジスタ復帰後（１７）、リター
ンする。
また、第２図（ｂ）に示すモータオン時間計算（４）
（４９）は、モータ停止時から目標速度にするまでの出
力を計算するルーチンで、ＦＳ間にＦＧ割込が２回入っ
たら立上りフラグをセットする。
（４９）は、モータ停止時から目標速度にするまでの出
力を計算するルーチンで、ＦＳ間にＦＧ割込が２回入っ
たら立上りフラグをセットする。
以上詳細に説明したように、この発明はマイコン内の第
１カウンタで基準周波数信号を作り、同じくモータの回
転数を検知するエンコーダがらの帰還信号と基準周波数
信号で位相誤差信号を作り、さらに、位相誤差信号から
演算によりパルス幅変調信号を作って、モータを制御す
るようにしたので、ＰＬＬのローパスフィルタの特性に
かかわらず、設定値に応じた速度にモータを一定速度に
簡単に制御することができる。しかも、上記演算は、バ
ッファメモリに記載されている前回の位相誤差信号を用
いて行うので、演算速度による制御の遅れはほとんどな
くなり、迅速な制御を行うことができる。さらに、マイ
コンを導入したことにより外部周辺回路を極端に少なく
し全体を小型化することができる利点がある。
１カウンタで基準周波数信号を作り、同じくモータの回
転数を検知するエンコーダがらの帰還信号と基準周波数
信号で位相誤差信号を作り、さらに、位相誤差信号から
演算によりパルス幅変調信号を作って、モータを制御す
るようにしたので、ＰＬＬのローパスフィルタの特性に
かかわらず、設定値に応じた速度にモータを一定速度に
簡単に制御することができる。しかも、上記演算は、バ
ッファメモリに記載されている前回の位相誤差信号を用
いて行うので、演算速度による制御の遅れはほとんどな
くなり、迅速な制御を行うことができる。さらに、マイ
コンを導入したことにより外部周辺回路を極端に少なく
し全体を小型化することができる利点がある。
第１図はこの発明の一実施例を示す回路図、第２図（ａ
）、（ｂ）は第１図の動作説明のフローチャート、第３
図は同じく要部の波形図である。 図中、１はテンキー、２はマイコン、２Ａは第１カウン
タ、２Ｂは第２カウンタ、３は前進オン信号、４は後進
オン信号、５はＰＷＭ信号、６゜８はアンド回路、７，
９はノット回路、１０゜１２．１４．１６はアンプ、１
１，１３，１５゜１７はドライバ、１８はモータ、１９
はエンコーダである。
）、（ｂ）は第１図の動作説明のフローチャート、第３
図は同じく要部の波形図である。 図中、１はテンキー、２はマイコン、２Ａは第１カウン
タ、２Ｂは第２カウンタ、３は前進オン信号、４は後進
オン信号、５はＰＷＭ信号、６゜８はアンド回路、７，
９はノット回路、１０゜１２．１４．１６はアンプ、１
１，１３，１５゜１７はドライバ、１８はモータ、１９
はエンコーダである。
Claims (1)
- モータの所望回転数を入力する入力手段と、この入力手
段からの入力に応じてカウント値が設定される第１カウ
ンタにより内部割込信号を発生させ基準周波数信号を作
成する手段、前記基準周波数信号と前記モータの回転数
を検知するエンコーダからの帰還信号による外部割込信
号によって位相差を検知し位相誤差信号を作成する第２
カウンタ、およびバッファメモリに記憶された前回の位
相誤差信号と前記基準周波数信号とからパルス幅変調信
号を演算し出力する手段とを有するマイクロコンピュー
タを備え、さらに前記パルス幅変調信号を用い前記モー
タを前記所望回転数に制御する手段とを備えたことを特
徴とするモータの制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141822A JPS6035979A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
| GB08419711A GB2147123B (en) | 1983-08-04 | 1984-08-02 | Motor control device |
| DE19843428719 DE3428719A1 (de) | 1983-08-04 | 1984-08-03 | Motorregeleinrichtung |
| US07/172,933 US4897778A (en) | 1983-08-04 | 1988-03-25 | Motor control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141822A JPS6035979A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035979A true JPS6035979A (ja) | 1985-02-23 |
Family
ID=15300928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58141822A Pending JPS6035979A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035979A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597063A (en) * | 1979-01-12 | 1980-07-23 | Victor Co Of Japan Ltd | Phonomotor |
| JPS56141792A (en) * | 1980-03-14 | 1981-11-05 | Singer Co | Device and method for controlling motor speed |
-
1983
- 1983-08-04 JP JP58141822A patent/JPS6035979A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597063A (en) * | 1979-01-12 | 1980-07-23 | Victor Co Of Japan Ltd | Phonomotor |
| JPS56141792A (en) * | 1980-03-14 | 1981-11-05 | Singer Co | Device and method for controlling motor speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3828168A (en) | Controlled velocity drive | |
| US4564794A (en) | Phase locked loop and a motor control servo | |
| JPS59189401A (ja) | 位置制御装置 | |
| JPS58211830A (ja) | 放電加工制御装置 | |
| US4864209A (en) | Negative feedback control system | |
| JPS6035979A (ja) | モ−タの制御装置 | |
| JPS6035978A (ja) | モ−タの制御装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPS6035983A (ja) | モ−タの制御装置 | |
| JPS58144582A (ja) | サ−ボモ−タ制御装置 | |
| JP2623783B2 (ja) | 速度制御装置 | |
| JP2598383Y2 (ja) | インバ−タ制御装置 | |
| JPS589441B2 (ja) | サ−ボ制御装置 | |
| JPS60157604A (ja) | 定常速度自動補正装置 | |
| JPS61279425A (ja) | 放電加工制御装置 | |
| JPH01177885A (ja) | モータの位置決め方法 | |
| JPH04295288A (ja) | 回転体のデジタルサーボ方法 | |
| JP2893900B2 (ja) | インバータによる同期運転装置 | |
| JPS60241785A (ja) | 直流モ−タのデジタル制御装置 | |
| JPH0947059A (ja) | モータの速度制御装置 | |
| JPS62281784A (ja) | 複写機における制御装置 | |
| JPH08223957A (ja) | モータの速度制御装置 | |
| JPH0341654A (ja) | 情報再生装置 | |
| JPS62193580A (ja) | 制御装置 | |
| JPH02249009A (ja) | 位置制御装置 |