JPH04119631A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04119631A JPH04119631A JP2239702A JP23970290A JPH04119631A JP H04119631 A JPH04119631 A JP H04119631A JP 2239702 A JP2239702 A JP 2239702A JP 23970290 A JP23970290 A JP 23970290A JP H04119631 A JPH04119631 A JP H04119631A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- semiconductor device
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000002344 surface layer Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 239000011800 void material Substances 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 238000002310 reflectometry Methods 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- -1 Phosphorus ions Chemical class 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004993 emission spectroscopy Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法、特＆：、多結晶シリコン膜の形
成工程を含む半導体装置の製造方法、詳しくは、表面の
平滑な多結晶シリコン膜を形成する工程を含む半導体装
置の製造方法に関し、表面が平滑であり、内部にボイド
が存在しない多結晶シリコン族を形成する工程を含む半
導体装置の製造方法を提供することを目的とし、下記い
ずれの手法をもっても構成される。
成工程を含む半導体装置の製造方法、詳しくは、表面の
平滑な多結晶シリコン膜を形成する工程を含む半導体装
置の製造方法に関し、表面が平滑であり、内部にボイド
が存在しない多結晶シリコン族を形成する工程を含む半
導体装置の製造方法を提供することを目的とし、下記い
ずれの手法をもっても構成される。
第１の手法は、基板上に多結晶シリコン膜を形成し、こ
の多結晶シリコン膜の表層部＆：、この多結晶シリコン
膜の表面の平坦化がなされるようなドーズ量をもってイ
オン注入をなし、前記の多結晶シリコン膜の前記のイオ
ン注入のなされた表層部を除去する工程を含む半導体装
置の製造方法である。
の多結晶シリコン膜の表層部＆：、この多結晶シリコン
膜の表面の平坦化がなされるようなドーズ量をもってイ
オン注入をなし、前記の多結晶シリコン膜の前記のイオ
ン注入のなされた表層部を除去する工程を含む半導体装
置の製造方法である。
第２の手法は、基板上に多結晶シリコン膜を形成し、こ
の多結晶シリコン膜＆：、この多結晶シリコン膜の表面
の平坦化がなされるようなドーズ量をもってイオン注入
をなしてアニールをなしたときにこの多結晶シリコン膜
内にボイドが発生しないよう＆：、この多結晶シリコン
膜の膜厚を設定する工程を含む半導体装置の製造方法で
ある。
の多結晶シリコン膜＆：、この多結晶シリコン膜の表面
の平坦化がなされるようなドーズ量をもってイオン注入
をなしてアニールをなしたときにこの多結晶シリコン膜
内にボイドが発生しないよう＆：、この多結晶シリコン
膜の膜厚を設定する工程を含む半導体装置の製造方法で
ある。
本発明は、半導体装置の製造方法に関する。特＆：、多
結晶シリコン膜の形成工程を含む半導体装置の製造方法
に関する。さらに詳しくは、表面の平滑な多結晶シリコ
ン膜を形成する工程を含む半導体装置の製造方法に関す
る。
結晶シリコン膜の形成工程を含む半導体装置の製造方法
に関する。さらに詳しくは、表面の平滑な多結晶シリコ
ン膜を形成する工程を含む半導体装置の製造方法に関す
る。
半導体装置の製造工程において、多結晶シリコン膜はゲ
ート電極、配線等に広（使用される。また、多結晶シリ
コン膜の表面を酸化して形成される多結晶シリコン酸化
膜は、例えばＤＲＡＭのキャパシタ等を形成する場合に
使用されるが、この場合、多結晶シリコン膜表面の凹凸
が多結晶シリコン酸化膜の性能に大きな影響を与える。
ート電極、配線等に広（使用される。また、多結晶シリ
コン膜の表面を酸化して形成される多結晶シリコン酸化
膜は、例えばＤＲＡＭのキャパシタ等を形成する場合に
使用されるが、この場合、多結晶シリコン膜表面の凹凸
が多結晶シリコン酸化膜の性能に大きな影響を与える。
通常、多結晶シリコン酸化膜は単結晶シリコン酸化膜よ
りリーク電流が多く、絶縁耐圧も低い。
りリーク電流が多く、絶縁耐圧も低い。
この現象の説明には＾５ｐｅｒｉｔｙ Ｍｏｄｅｌが報
告されており （Ｒ，Ｍ、 Ａｎｄｅｒｓｏｎ ａｎｄ
Ｄ、Ｒ，ＩＴｅｒｒ、 Ｊ、 Ａｐｐｌ。
告されており （Ｒ，Ｍ、 Ａｎｄｅｒｓｏｎ ａｎｄ
Ｄ、Ｒ，ＩＴｅｒｒ、 Ｊ、 Ａｐｐｌ。
Ｐｈｙｓ、、 ｖｏｌ、４Ｂ （１９７７）、 ｐｐ、
４８３４〜４８３６．）、このモデルでは多結晶シリコ
ン膜と酸化膜との界面に凹凸が存在し、局所的に電界集
中が発生しているためであるとしている。多結晶シリコ
ン膜と酸化膜との界面に凹凸が存在する理由としては、
酸化する前の多結晶シリコン膜表面に凹凸が存在してい
ることが挙げられる。なお、多結晶シリコン膜の表面に
凹凸が生ずるのは、堆積時に粒界成長現象が起こるため
である。
４８３４〜４８３６．）、このモデルでは多結晶シリコ
ン膜と酸化膜との界面に凹凸が存在し、局所的に電界集
中が発生しているためであるとしている。多結晶シリコ
ン膜と酸化膜との界面に凹凸が存在する理由としては、
酸化する前の多結晶シリコン膜表面に凹凸が存在してい
ることが挙げられる。なお、多結晶シリコン膜の表面に
凹凸が生ずるのは、堆積時に粒界成長現象が起こるため
である。
粒界成長を抑えて表面が平滑になるようにするには、非
晶質状層で堆積すればよいと考えられるが、この場合に
は比抵抗が高くなり、配線材料としては使用することが
できないという問題が生ずる。
晶質状層で堆積すればよいと考えられるが、この場合に
は比抵抗が高くなり、配線材料としては使用することが
できないという問題が生ずる。
したがって、多結晶シリコン膜の表面に形成される凹凸
を何らかの手段をもって平滑にしなければならないが、
現在、Ｉ Ｘ １０ ”／ｄ以上の高いドーズ量をもっ
て多結晶シリコン膜にイオン注入する方法が有効である
ことが知られている。
を何らかの手段をもって平滑にしなければならないが、
現在、Ｉ Ｘ １０ ”／ｄ以上の高いドーズ量をもっ
て多結晶シリコン膜にイオン注入する方法が有効である
ことが知られている。
ところが、上記のイオン注入後に実行されるアニール処
理工程において多結晶シリコン膜中にボイドが発生し、
実用的な有用性の面で劣るという欠点がある。
理工程において多結晶シリコン膜中にボイドが発生し、
実用的な有用性の面で劣るという欠点がある。
本発明の目的は、この欠点を解消することにあり、表面
が平滑であり、内部にボイドが存在しない多結晶シリコ
ン膜を形成する工程を有する半導体装置の製造方法を提
供することにある。
が平滑であり、内部にボイドが存在しない多結晶シリコ
ン膜を形成する工程を有する半導体装置の製造方法を提
供することにある。
上記の目的は、下記いずれの手段によっても達成される
。
。
第１の手段は、基板（１）上に多結晶シリコン膜（３）
を形成し、この多結晶シリコン膜（３）の表層部（３１
）＆：、この多結晶シリコン膜（３）表面の平坦化がな
されるようなドーズ量をもってイオン注入をなし、前記
の多結晶シリコン膜（３）の前記のイオン注入のなされ
た表層部（３１）を除去する工程を含む半導体装置の製
造方法である。
を形成し、この多結晶シリコン膜（３）の表層部（３１
）＆：、この多結晶シリコン膜（３）表面の平坦化がな
されるようなドーズ量をもってイオン注入をなし、前記
の多結晶シリコン膜（３）の前記のイオン注入のなされ
た表層部（３１）を除去する工程を含む半導体装置の製
造方法である。
上記の構成において、ドーピング後のアニールによって
多結晶シリコン膜内にボイドが発生しないようにドーピ
ングするが有利である。
多結晶シリコン膜内にボイドが発生しないようにドーピ
ングするが有利である。
また、上記の構成において、イオン注入のなされた表層
部（３１）を除去する工程としてのエツチング終点の検
出は、可視光の反射率の変化を観測してなすことができ
る。
部（３１）を除去する工程としてのエツチング終点の検
出は、可視光の反射率の変化を観測してなすことができ
る。
さら＆：、上記の構成において、ドーズ量は１×１×１
０１６／ｃｍ２以上であることが望ましく、また、アニ
ール後の多結晶シリコン膜内のドーピング濃度はＩ Ｘ
１０ ”／ｃ■り未満であることが望ましい。
０１６／ｃｍ２以上であることが望ましく、また、アニ
ール後の多結晶シリコン膜内のドーピング濃度はＩ Ｘ
１０ ”／ｃ■り未満であることが望ましい。
第２の手段は、基板（１）上に多結晶シリコン膜（３）
を形成し、この多結晶シリコン膜（３）＆：、この多結
晶シリコン膜（３）表面の平坦化がなされるようなドー
ズ量をもってイオン注入をなしてアニールをなしたとき
にこの多結晶シリコン膜（３）内にボイドが発生しない
よう＆：、この多結晶シリコン膜（３）の膜厚を設定す
る工程を含む半導体装置の製造方法である。
を形成し、この多結晶シリコン膜（３）＆：、この多結
晶シリコン膜（３）表面の平坦化がなされるようなドー
ズ量をもってイオン注入をなしてアニールをなしたとき
にこの多結晶シリコン膜（３）内にボイドが発生しない
よう＆：、この多結晶シリコン膜（３）の膜厚を設定す
る工程を含む半導体装置の製造方法である。
上記の半導体装置の製造方法を使用して形成した多結晶
シリコン膜＆：、エツチング工程を実行して所望の膜厚
の多結晶シリコン膜（３２）を形成することが現実的有
利である。
シリコン膜＆：、エツチング工程を実行して所望の膜厚
の多結晶シリコン膜（３２）を形成することが現実的有
利である。
さら＆：、上記の構成において、ドーズ量は１×１０”
／Ｃ■富以上であることが望ましく、また、アニール後
の多結晶シリコン膜内のドーピング濃度はＩ Ｘ １０
”／ｃｓ＋”未満であることが望ましい。
／Ｃ■富以上であることが望ましく、また、アニール後
の多結晶シリコン膜内のドーピング濃度はＩ Ｘ １０
”／ｃｓ＋”未満であることが望ましい。
本発明の発明者は、アニール後の多結晶シリコン膜中の
ドーピング濃度がＩ Ｘ １０”／ｄ以上になる場合に
おいてのみ多結晶シリコン膜中にボイドが発生すること
を見出した。
ドーピング濃度がＩ Ｘ １０”／ｄ以上になる場合に
おいてのみ多結晶シリコン膜中にボイドが発生すること
を見出した。
本発明に係る多結晶シリコン膜の形成方法は、上記の自
然法則を利用したものである。
然法則を利用したものである。
第１の手段においては、多結晶シリコン膜３の表面を平
滑にするため＆：、この多結晶シリコン膜３表面の平坦
化がなされるようなドーズ量（１×１０ ”／ｃｓ”以
上）をもってイオン注入をなした後、イオン注入のなさ
れた多結晶シリコン膜３の表層部３１を除去し、残留す
る多結晶シリコン膜３２＆：、アニール処理後のドーピ
ング濃度がボイドの発生しない濃度（１ｘｌＯ”／ｄ未
満）となるように改めてイオン注入をなしてドープド多
結晶シリコン膜を形成すること−されているので、表面
が平滑であり、ボイドの存在しないドープド多結晶シリ
コン膜が形成される。
滑にするため＆：、この多結晶シリコン膜３表面の平坦
化がなされるようなドーズ量（１×１０ ”／ｃｓ”以
上）をもってイオン注入をなした後、イオン注入のなさ
れた多結晶シリコン膜３の表層部３１を除去し、残留す
る多結晶シリコン膜３２＆：、アニール処理後のドーピ
ング濃度がボイドの発生しない濃度（１ｘｌＯ”／ｄ未
満）となるように改めてイオン注入をなしてドープド多
結晶シリコン膜を形成すること−されているので、表面
が平滑であり、ボイドの存在しないドープド多結晶シリ
コン膜が形成される。
また、第２の手段においては、多結晶シリコン膜３の表
面の平坦化がなされるようなドーズ量（Ｉ Ｘ １０
ｌｔｈ／ｃ＋１”以上）をもワてイオン注入をなすとき
＆：、アニール後の多結晶シリコン膜３中のドーピング
濃度がボイドの発生しない濃度（１Ｘ １０ ”／ｄ未
満）となるように多結晶シリコン１１３の膜厚を設定し
ているので、アニール後のボイドの発生は防止される。
面の平坦化がなされるようなドーズ量（Ｉ Ｘ １０
ｌｔｈ／ｃ＋１”以上）をもワてイオン注入をなすとき
＆：、アニール後の多結晶シリコン膜３中のドーピング
濃度がボイドの発生しない濃度（１Ｘ １０ ”／ｄ未
満）となるように多結晶シリコン１１３の膜厚を設定し
ているので、アニール後のボイドの発生は防止される。
なお、この多結晶シリコン膜３をエツチングして薄くす
ることによって、表面が平滑であり、所望の膜厚を有す
るドープド多結晶シリコン膜を形成することができる。
ることによって、表面が平滑であり、所望の膜厚を有す
るドープド多結晶シリコン膜を形成することができる。
［実施例］
以下、図面を参照しつ一１本発明の二つの実施例に係る
半導体装置の製造方法の要旨に係る多結晶シリコン膜の
形成工程について説明する。
半導体装置の製造方法の要旨に係る多結晶シリコン膜の
形成工程について説明する。
ＩＬＩ性
第１図（ａ）参照
シリコン基板ｌ上に絶縁膜２を形成する０次いで、ＬＰ
ＣＶＤ法を使用して６２５℃の温度においてモノシラン
等を熱分解させ、絶縁膜２上に多結晶シリコン膜３を０
．２ｎ厚に堆積する。この多結晶シリコン膜３の表面の
凹凸は５０ｎｍ程度であ第１図（ｂ）参照 打ち込みエネルギー４０ＫｅＶ、ドーズ量２×１Ｏ１６
／ｃＩＩをもってリンイオンをイオン注入し、多結晶シ
リコン膜３の表面を平滑にする０図中の３１はリンイオ
ンの注入された表層部を示し、３２はリンイオンの導入
されていない領域を示す。
ＣＶＤ法を使用して６２５℃の温度においてモノシラン
等を熱分解させ、絶縁膜２上に多結晶シリコン膜３を０
．２ｎ厚に堆積する。この多結晶シリコン膜３の表面の
凹凸は５０ｎｍ程度であ第１図（ｂ）参照 打ち込みエネルギー４０ＫｅＶ、ドーズ量２×１Ｏ１６
／ｃＩＩをもってリンイオンをイオン注入し、多結晶シ
リコン膜３の表面を平滑にする０図中の３１はリンイオ
ンの注入された表層部を示し、３２はリンイオンの導入
されていない領域を示す。
第１図（Ｃ）参照
多結晶シリコン膜３のリンイオンの注入されている約０
．１ｕ厚の表層部３１を四塩化炭素（ＣＣｊｌ！ａ ）
と酸素（Ｏｔ）との混合ガスを反応ガスとするプラズマ
エツチング法を使用してエツチング除去する。この結果
、エツチング後の多結晶シリコン膜３２の表面の凹凸は
１ｎ−以下になり、平滑な表面が得られた。
．１ｕ厚の表層部３１を四塩化炭素（ＣＣｊｌ！ａ ）
と酸素（Ｏｔ）との混合ガスを反応ガスとするプラズマ
エツチング法を使用してエツチング除去する。この結果
、エツチング後の多結晶シリコン膜３２の表面の凹凸は
１ｎ−以下になり、平滑な表面が得られた。
エツチングの終点は、以下に示すいずれの方法を使用し
ても検出することができる。第１の方法は、発光スペク
トル法を使用して、リンから発生するスペクトルを検出
し、これが検出されなくなった時点でエツチングを停止
する方法である。
ても検出することができる。第１の方法は、発光スペク
トル法を使用して、リンから発生するスペクトルを検出
し、これが検出されなくなった時点でエツチングを停止
する方法である。
第２の方法は、イオン注入のなされた非晶質状態の層と
イオン注入のなされていない多結晶状態の層とでは可視
光の反射率が異なることを利用してエツチングの終点を
検出する方法である。
イオン注入のなされていない多結晶状態の層とでは可視
光の反射率が異なることを利用してエツチングの終点を
検出する方法である。
第３図参照
可視光の反射率の変化を利用してエツチング終点を検出
する装置の構成図を第３図に示す、エッチングチ＋ンバ
ｌｌ内の基板支持台１２上に多結晶シリコン膜の形成さ
れている基板１を載置し、これにヘリウム・ネオンレー
ザ１３の発生するレーザ光を石英窓１４を介して照射し
、基板１上に形成された多結晶シリコン膜からの反射光
を石英窓１５を介して反射光強度測定器１６を使用して
測定し、測定された反射光強度から反射率の変化を求め
るものである。なお、多結晶シリコン膜の反射率は、イ
オン注入のなされた非晶質状態の層においては１０％で
あり、イオン注入のなされない多結晶状態の層において
１５％である。
する装置の構成図を第３図に示す、エッチングチ＋ンバ
ｌｌ内の基板支持台１２上に多結晶シリコン膜の形成さ
れている基板１を載置し、これにヘリウム・ネオンレー
ザ１３の発生するレーザ光を石英窓１４を介して照射し
、基板１上に形成された多結晶シリコン膜からの反射光
を石英窓１５を介して反射光強度測定器１６を使用して
測定し、測定された反射光強度から反射率の変化を求め
るものである。なお、多結晶シリコン膜の反射率は、イ
オン注入のなされた非晶質状態の層においては１０％で
あり、イオン注入のなされない多結晶状態の層において
１５％である。
第１図（ｄ）参照
打ち込みエネルギー４０ＫｅＶ、 ドーズ量２×１０
１Ｓ／ｄをもってリンイオンをイオン注入した後、９０
０℃の温度で３０分間アニール処理を施すか、または、
熱拡散法を使用して、９５０”Ｃの温度でリンを５×１
０ｚｏ／ｃｄ未満の濃度にドーピングする。リンのドー
ピング濃度がアニール後においてＩ Ｘ １０”／ｃｄ
未満となるので、ボイドは発生しない。
１Ｓ／ｄをもってリンイオンをイオン注入した後、９０
０℃の温度で３０分間アニール処理を施すか、または、
熱拡散法を使用して、９５０”Ｃの温度でリンを５×１
０ｚｏ／ｃｄ未満の濃度にドーピングする。リンのドー
ピング濃度がアニール後においてＩ Ｘ １０”／ｃｄ
未満となるので、ボイドは発生しない。
】じし医
第２図（ａ）参照
シリコン基板ｌ上に絶縁膜２を形成する。次いで、ＬＰ
ＣＶＤ法を使用して６２５°Ｃの温度においてモノシラ
ン等を熱分解させ、絶縁ＷＮ２上に多結晶シリコン膜３
を０．４ ｎ厚に堆積する。この厚さは、次工程におい
てイオン注入をなした後アニールをなしたとき＆：、ド
ーピング濃度が１×１０”／ｄ未満になるように設定さ
れたものである。この多結晶シリコン膜３の表面の凹凸
は９０ｎ−程度である。
ＣＶＤ法を使用して６２５°Ｃの温度においてモノシラ
ン等を熱分解させ、絶縁ＷＮ２上に多結晶シリコン膜３
を０．４ ｎ厚に堆積する。この厚さは、次工程におい
てイオン注入をなした後アニールをなしたとき＆：、ド
ーピング濃度が１×１０”／ｄ未満になるように設定さ
れたものである。この多結晶シリコン膜３の表面の凹凸
は９０ｎ−程度である。
第２図（ｂ）参照
打ち込みエネルギー４０ＫｅＶ、ドーズ量１×１０”／
ｄをもってリンイオンをイオン注入して多結晶シリコン
膜３の表面を平滑にした後、９００℃の温度で１時間ア
ニール処理を施す、アニール後のリンのドーピング濃度
はｌＸｌ０”／ｄ未満となるのでボイドは発生しない。
ｄをもってリンイオンをイオン注入して多結晶シリコン
膜３の表面を平滑にした後、９００℃の温度で１時間ア
ニール処理を施す、アニール後のリンのドーピング濃度
はｌＸｌ０”／ｄ未満となるのでボイドは発生しない。
第２図（Ｃ）参照
四塩化炭素（ＣＣＩｌ、 ）と酸素（ｏ２）との混合ガ
スを反応ガスとするプラズマエツチング法を使用して多
結晶シリコン膜３をエツチングして薄くし、表面が平滑
であり、膜厚が所望の０．１ ｎである多結晶シリコン
膜３２を形成する。
スを反応ガスとするプラズマエツチング法を使用して多
結晶シリコン膜３をエツチングして薄くし、表面が平滑
であり、膜厚が所望の０．１ ｎである多結晶シリコン
膜３２を形成する。
（発明の効果〕
以上に説明したとおり、本発明に係る半導体装置の製造
方法の要旨に係る多結晶シリコン膜の形成方法において
は、多結晶シリコン膜の表面を平滑にするためのイオン
注入をなした後、イオン注入のなされた多結晶シリコン
膜の表層部を除去し、改めてアニール後にボイドが発生
しない程度の濃度にドーピングしてドープド多結晶シリ
コン膜を形成するか、または、多結晶シリコン膜の表面
を平滑にするためのイオン注入をなしても、多結晶シリ
コン膜中のドーピング濃度がアニール後にボイドが発生
しない濃度となるように多結晶シリコン膜の膜厚を厚く
設定し、イオン注入及びアニールをなした後にエツチン
グをなして、所望の膜厚の多結晶シリコン膜を形成する
ので、表面が平滑であり、しかも、内部にボイドの存在
しないドープド多結晶シリコン膜を形成することができ
る。
方法の要旨に係る多結晶シリコン膜の形成方法において
は、多結晶シリコン膜の表面を平滑にするためのイオン
注入をなした後、イオン注入のなされた多結晶シリコン
膜の表層部を除去し、改めてアニール後にボイドが発生
しない程度の濃度にドーピングしてドープド多結晶シリ
コン膜を形成するか、または、多結晶シリコン膜の表面
を平滑にするためのイオン注入をなしても、多結晶シリ
コン膜中のドーピング濃度がアニール後にボイドが発生
しない濃度となるように多結晶シリコン膜の膜厚を厚く
設定し、イオン注入及びアニールをなした後にエツチン
グをなして、所望の膜厚の多結晶シリコン膜を形成する
ので、表面が平滑であり、しかも、内部にボイドの存在
しないドープド多結晶シリコン膜を形成することができ
る。
第１図は、本発明の第１の実施例に係る半導体装置の製
造方法の要旨に係る多結晶シリコン膜の形成工程の工程
図である。 第２図は、本発明の第２の実施例に係る半導体装置の製
造方法の要旨に係る多結晶シリコン膜の形成工程の工程
図である。 第３図は、エツチング終点を検出する装置の構成図であ
る。 １・・・基板、 ２・・・絶縁膜、 ３・・・多結晶シリコン膜、 ３１・・・多結晶シリコン膜の表層部、３２・・・所望
の多結晶シリコン膜、 １１・・・エツチングチャンバ、 １２・・・基板支持台、 Ｌ３・−−Ｈｅ−Ｎｅレーザ、 １４．１５・・・石英窓、 １６・・・反射光強度測定器。
造方法の要旨に係る多結晶シリコン膜の形成工程の工程
図である。 第２図は、本発明の第２の実施例に係る半導体装置の製
造方法の要旨に係る多結晶シリコン膜の形成工程の工程
図である。 第３図は、エツチング終点を検出する装置の構成図であ
る。 １・・・基板、 ２・・・絶縁膜、 ３・・・多結晶シリコン膜、 ３１・・・多結晶シリコン膜の表層部、３２・・・所望
の多結晶シリコン膜、 １１・・・エツチングチャンバ、 １２・・・基板支持台、 Ｌ３・−−Ｈｅ−Ｎｅレーザ、 １４．１５・・・石英窓、 １６・・・反射光強度測定器。
Claims (1)
- 【特許請求の範囲】 ［１］基板（１）上に多結晶シリコン膜（３）を形成し
、 該多結晶シリコン膜（３）の表層部（３１）に、該多結
晶シリコン膜（３）表面の平坦化がなされるようなドー
ズ量をもってイオン注入をなし、前記多結晶シリコン膜
（３）の前記イオン注入のなされた表層部（３１）を除
去する工程を含むことを特徴とする半導体装置の製造方
法。 ［２］請求項［１］記載の半導体装置の製造方法を使用
して形成した多結晶シリコン膜に、ドーピング後のアニ
ールによって該多結晶シリコン膜内にボイドが発生しな
いようにドーピングすることを特徴とする半導体装置の
製造方法。 ［３］前記多結晶シリコン膜（３）の前記イオン注入の
なされた表層部（３１）を除去する工程におけるエッチ
ング終点の検出は、可視光の反射率の変化を観測してな
す ことを特徴とする請求項［１］または［２］記載の半導
体装置の製造方法。 ［４］基板（１）上に多結晶シリコン膜（３）を形成し
、 該多結晶シリコン膜（３）＆：、該多結晶シリコン膜（
３）表面の平坦化がなされるようなドーズ量をもってイ
オン注入をなしてアニールをなしたときに該多結晶シリ
コン膜（３）内にボイドが発生しないように、該多結晶
シリコン膜（３）の膜厚を設定する工程を含む ことを特徴とする半導体装置の製造方法。 ［５］請求項［４］記載の半導体装置の製造方法を使用
して形成した多結晶シリコン膜をエッチングして所望の
膜厚の多結晶シリコン膜（３２）を形成する ことを特徴とする半導体装置の製造方法。 ［６］前記ドーズ量は１×１０＾１＾６／ｃｍ＾２以上
であることを特徴とする請求項［１］または［４］記載
の半導体装置の製造方法。 ［７］アニール後の前記多結晶シリコン膜内のドーピン
グ濃度が１×１０＾２＾１／ｃｍ＾３未満であることを
特徴とする請求項［２］または［４］記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239702A JPH04119631A (ja) | 1990-09-10 | 1990-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239702A JPH04119631A (ja) | 1990-09-10 | 1990-09-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04119631A true JPH04119631A (ja) | 1992-04-21 |
Family
ID=17048654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239702A Pending JPH04119631A (ja) | 1990-09-10 | 1990-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04119631A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139334A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JP2002540625A (ja) * | 1999-03-31 | 2002-11-26 | ラム・リサーチ・コーポレーション | プロセスガスを用いて浄化される光学窓を備えた処理チャンバ |
| US6979632B1 (en) | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
| JP2006049899A (ja) * | 2004-08-02 | 2006-02-16 | Samsung Electronics Co Ltd | Ｐｍｏｓを具備する半導体素子の形成方法 |
| JP2006186285A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置、配線及びそれらの製造方法 |
| JP2007027229A (ja) * | 2005-07-13 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
| KR20140093180A (ko) * | 2013-01-17 | 2014-07-25 | 도쿄엘렉트론가부시키가이샤 | 실리콘막의 형성 방법 및 그 형성 장치 |
-
1990
- 1990-09-10 JP JP2239702A patent/JPH04119631A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139334A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| US6979632B1 (en) | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
| JP2002540625A (ja) * | 1999-03-31 | 2002-11-26 | ラム・リサーチ・コーポレーション | プロセスガスを用いて浄化される光学窓を備えた処理チャンバ |
| JP4743969B2 (ja) * | 1999-03-31 | 2011-08-10 | ラム・リサーチ・コーポレーション | 半導体処理チャンバを備える装置、及び、半導体処理方法 |
| JP2006049899A (ja) * | 2004-08-02 | 2006-02-16 | Samsung Electronics Co Ltd | Ｐｍｏｓを具備する半導体素子の形成方法 |
| JP2006186285A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置、配線及びそれらの製造方法 |
| JP2007027229A (ja) * | 2005-07-13 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
| KR20140093180A (ko) * | 2013-01-17 | 2014-07-25 | 도쿄엘렉트론가부시키가이샤 | 실리콘막의 형성 방법 및 그 형성 장치 |
| JP2014138084A (ja) * | 2013-01-17 | 2014-07-28 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
| US9558940B2 (en) | 2013-01-17 | 2017-01-31 | Tokyo Electron Limited | Method and apparatus for forming silicon film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4804603B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| TWI355032B (en) | A method of forming an oxide layer | |
| JPH09246477A (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH09121035A (ja) | 半導体素子のキャパシタ製造方法 | |
| WO1987005152A1 (en) | Fabrication of solid-state devices having thin dielectric layers | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| JPH04119631A (ja) | 半導体装置の製造方法 | |
| JPH0964307A (ja) | 酸化物薄膜の熱処理方法 | |
| US5202280A (en) | Method for fabricating a semiconductor device | |
| US5895259A (en) | Polysilicon diffusion doping method employing a deposited doped oxide layer with a highly uniform thickness | |
| JP2955847B2 (ja) | 白金薄膜の形成方法及びメモリ用キャパシタの形成方法 | |
| JPH0691094B2 (ja) | 半導体装置の製造方法 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| JPH0575184B2 (ja) | ||
| JP3450463B2 (ja) | 半導体装置の製造方法 | |
| JPH07193072A (ja) | 半導体基板の製造方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JP3139369B2 (ja) | 薄膜キャパシタの形成方法 | |
| JPS6360550A (ja) | 半導体装置およびその製造方法 | |
| JP2558765B2 (ja) | 半導体装置の製造方法 | |
| JP3229067B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02172226A (ja) | シリコン酸化膜の形成方法及び形成装置 | |
| JPS63186423A (ja) | 半導体装置の製造方法 | |
| JPH03185823A (ja) | 半導体装置の製造方法 | |
| JPH0521748A (ja) | 半導体装置の絶縁膜の製造方法 |