JPH0411748A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0411748A JPH0411748A JP11265590A JP11265590A JPH0411748A JP H0411748 A JPH0411748 A JP H0411748A JP 11265590 A JP11265590 A JP 11265590A JP 11265590 A JP11265590 A JP 11265590A JP H0411748 A JPH0411748 A JP H0411748A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- diffusion layer
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 210000003537 structural cell Anatomy 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 238000000605 extraction Methods 0.000 abstract 2
- 239000000470 constituent Substances 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数個の単体トランジスタの集合である基本
的構造セルの配列からなる半導体集積回路装置に関し、
特に、電気的特性測定用素子として、未使用の基本的構
造セルを用いる構成を有する半導体集積回路装置に関す
る。
的構造セルの配列からなる半導体集積回路装置に関し、
特に、電気的特性測定用素子として、未使用の基本的構
造セルを用いる構成を有する半導体集積回路装置に関す
る。
従来の技術
一般に、半導体集積回路装置は、シリコン等の半導体基
板に拡散酸化工程とフォトレジスト工程とを繰り返すこ
とにより、各種寸法形状のトランジスタを構成し、これ
らをアルミニウム等の金属薄膜で相互配線する、いわゆ
るウェハ処理工程でシリコンウェハに格子状に多くの集
積回路が形成される５ ウェハ処理工程が終了すると、集積回路構成要素て゛あ
る単体トランジスタ、寄生トランジスタ等の電気的特性
のチエツクがおこなわれる。すなわち特性チエツク用単
体トランジスタにより、閾値電圧ＶＴＲや単体トランジ
スタの電流が適正になっているかどうかを調べ、適正な
ウェハなけが集積回路としての機能テスト工程へ送られ
る。
板に拡散酸化工程とフォトレジスト工程とを繰り返すこ
とにより、各種寸法形状のトランジスタを構成し、これ
らをアルミニウム等の金属薄膜で相互配線する、いわゆ
るウェハ処理工程でシリコンウェハに格子状に多くの集
積回路が形成される５ ウェハ処理工程が終了すると、集積回路構成要素て゛あ
る単体トランジスタ、寄生トランジスタ等の電気的特性
のチエツクがおこなわれる。すなわち特性チエツク用単
体トランジスタにより、閾値電圧ＶＴＲや単体トランジ
スタの電流が適正になっているかどうかを調べ、適正な
ウェハなけが集積回路としての機能テスト工程へ送られ
る。
この特性チエ・ツク用単体トランジスタは通常第３図に
示すように、集積回路を構成している内部素子以外の領
域に、独立したＮ゛型あるいはＰ゛型型数散層、ゲート
電極及び各拡散層とゲート電極に所望の電位を印加する
ためのアルミニウム等の金属薄膜を配置することにより
、深針による電気的特性のチエツクを可能にしている。
示すように、集積回路を構成している内部素子以外の領
域に、独立したＮ゛型あるいはＰ゛型型数散層、ゲート
電極及び各拡散層とゲート電極に所望の電位を印加する
ためのアルミニウム等の金属薄膜を配置することにより
、深針による電気的特性のチエツクを可能にしている。
発明が解決しようとする課題
しかしながら、上述した従来の特性チエツク用単体トラ
ンジスタは、ウェハ上での深針を容易にするために、各
拡散層が集積回路を構成している内部素子と比較して数
倍の大きさを持ち、そのためにレイアウト面積が増大し
ているという欠点がある。
ンジスタは、ウェハ上での深針を容易にするために、各
拡散層が集積回路を構成している内部素子と比較して数
倍の大きさを持ち、そのためにレイアウト面積が増大し
ているという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な半導体集積回路装置
を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な半導体集積回路装置
を提供することにある。
発明の従来技術に対する相違点
上述した従来の特性チエツク用単体トランジスタに対し
１本発明は、集積回路装置を構成していない基本的構造
セルのトランジスタの電気的特性を測定することを可能
とし、レイアウト面積を縮小できるという相違点を有す
る。
１本発明は、集積回路装置を構成していない基本的構造
セルのトランジスタの電気的特性を測定することを可能
とし、レイアウト面積を縮小できるという相違点を有す
る。
課題を解決するための手段
上記目的を達成するために、本発明に係る特性チエツク
用単体トランジスタは、集積回路装置を構成していない
未使用の基本的構造セルからの引き出し配線により、そ
の特性を測定することが可能な構造を有している８ 実施例 次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
用単体トランジスタは、集積回路装置を構成していない
未使用の基本的構造セルからの引き出し配線により、そ
の特性を測定することが可能な構造を有している８ 実施例 次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
第１図は本発明の一実施例を示す平面図である
第１図を参照するに、半導体集積回路装置を構成する基
本的構造セル１の配列のうち、直接の回路構成要素とな
っていない基本的構造セルから引き出し配線によりアル
ミニウム等の電極２が接続されている。基本的構造セル
１の配列の周囲にはボンディングパ・ラド３が配置され
ている。
本的構造セル１の配列のうち、直接の回路構成要素とな
っていない基本的構造セルから引き出し配線によりアル
ミニウム等の電極２が接続されている。基本的構造セル
１の配列の周囲にはボンディングパ・ラド３が配置され
ている。
第２図は基本的構造セル部の拡大図である。
大２図を参照するに、半導体基板への不純物導入により
形成されたＮ型ソースドレイン拡散層４及びＰ型゛ンー
スドレイン拡散層６、さらに、多結晶シリコン等の成長
により形成されたゲート電極５によってトランジスタが
構成されている。そして各拡散層４．６及びゲートを極
５からの引き出し配線によりアルミニウム等の電極２が
接続され、上記トランジスタの電気的特性を測定するこ
とか可能となっている。本発明のこのような構成によれ
ば、第３図に示した従来の特性チエツク用トランジスタ
を配！する場合と比較し、レイアウト面積を縮小でき、
基本的構造セルの配列以外の領域も有効に活用できる。
形成されたＮ型ソースドレイン拡散層４及びＰ型゛ンー
スドレイン拡散層６、さらに、多結晶シリコン等の成長
により形成されたゲート電極５によってトランジスタが
構成されている。そして各拡散層４．６及びゲートを極
５からの引き出し配線によりアルミニウム等の電極２が
接続され、上記トランジスタの電気的特性を測定するこ
とか可能となっている。本発明のこのような構成によれ
ば、第３図に示した従来の特性チエツク用トランジスタ
を配！する場合と比較し、レイアウト面積を縮小でき、
基本的構造セルの配列以外の領域も有効に活用できる。
発明の詳細
な説明したように１本発明によれば、電気的特性チエツ
ク用トランジスタとして集積回路を構成していない基本
的構造セルのトランジスタを用いることにより、独立し
た拡散層を有するチエツク用トランジスタを配置する必
要がなくなり、そのためのレイアウト面積を縮小できる
効果が得られる。
ク用トランジスタとして集積回路を構成していない基本
的構造セルのトランジスタを用いることにより、独立し
た拡散層を有するチエツク用トランジスタを配置する必
要がなくなり、そのためのレイアウト面積を縮小できる
効果が得られる。
第１図は本発明の一実施例を示す平面図、第２図は第１
図の基本的構造セル部の拡大図、第３図は従来の電気的
特性チエツク用トランジスタを含む半導体集積回路装置
の一部の平面図である。 １．１１・・基本的構造セル、２．１２・・アルミニウ
ム等のｔｔｉ、３．１３・・・ボン・ディングバット、
４．１４・・Ｎ型ソースドレイン拡散層、５．１５・・
・ ゲート電極、６．１６・・・Ｐ型ソーストレイン拡
散層特許出顆入 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第 図 第 図
図の基本的構造セル部の拡大図、第３図は従来の電気的
特性チエツク用トランジスタを含む半導体集積回路装置
の一部の平面図である。 １．１１・・基本的構造セル、２．１２・・アルミニウ
ム等のｔｔｉ、３．１３・・・ボン・ディングバット、
４．１４・・Ｎ型ソースドレイン拡散層、５．１５・・
・ ゲート電極、６．１６・・・Ｐ型ソーストレイン拡
散層特許出顆入 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第 図 第 図
Claims (1)
- 複数個の単体トランジスタの集合である基本的構造セ
ルの配列からなる半導体集積回路装置において、単体ト
ランジスタの電気的特性を測定する素子として、未使用
の基本的構造セルを使用し、該未使用の基本的構造セル
から配線を引き出し、その特性の測定を可能としたこと
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11265590A JPH0411748A (ja) | 1990-04-30 | 1990-04-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11265590A JPH0411748A (ja) | 1990-04-30 | 1990-04-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0411748A true JPH0411748A (ja) | 1992-01-16 |
Family
ID=14592163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11265590A Pending JPH0411748A (ja) | 1990-04-30 | 1990-04-30 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0411748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002287816A (ja) * | 2001-03-27 | 2002-10-04 | Yaskawa Electric Corp | 遠隔調整及び診断装置 |
-
1990
- 1990-04-30 JP JP11265590A patent/JPH0411748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002287816A (ja) * | 2001-03-27 | 2002-10-04 | Yaskawa Electric Corp | 遠隔調整及び診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01102955A (ja) | Ｍｏｓ型半導体記憶回路装置 | |
| DE60236375D1 (de) | Integrierte anitfuse-struktur für finfet- und cmos-vorrichtungen | |
| JPS6321351B2 (ja) | ||
| JPH0318348B2 (ja) | ||
| JPS5949710B2 (ja) | 集積回路のコンデンサ | |
| US4376983A (en) | High density dynamic memory cell | |
| JP3063167B2 (ja) | 電流検出端子付ｍｏｓ ｆｅｔおよびその製造方法 | |
| TWI276228B (en) | Protective element and semiconductor device using the same | |
| JP2919757B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH0411748A (ja) | 半導体集積回路装置 | |
| US4151539A (en) | Junction-storage JFET bucket-brigade structure | |
| JPH0278230A (ja) | 半導体集積回路装置 | |
| JP3214457B2 (ja) | 半導体装置の製造方法 | |
| JPH061816B2 (ja) | 半導体装置の製造方法 | |
| JPS62224076A (ja) | 半導体集積回路装置 | |
| JPS6271258A (ja) | 半導体集積回路装置 | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPH01129461A (ja) | 電流センサ付き半導体装置およびその製造方法 | |
| JP3012227B2 (ja) | 半導体装置 | |
| JPH0251269A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6020550A (ja) | 半導体集積回路装置 | |
| JPH0691195B2 (ja) | 半導体集積回路装置 | |
| JPS59217340A (ja) | マスタ−スライス半導体集積回路装置 | |
| JPH07153926A (ja) | 半導体集積回路装置 |