JPH04107960A - 電子デバイスとその実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置や混成集積回路、液晶パネル等の如く片面側
に突出する複数の外部接続端子を具えた電子デバイスと
その実装方法に関し、 回路基板等への半田付は実装が確実且つ完全に行われる
ように外部接続端子群を構成することで生産性の向上を
図ることを目的とし、 本体の周囲から突出し該本体の片面側で数面から離れた
面上に接続面が位置するようにオフセット曲げされた複
数の外部接続端子を具えた電子デバイスであって、電子
デバイスの外部接続端子形成領域を除く余白域で少なく
とも該電子デバイスが実装する回路基板に対して平行を
保って位置決めてきる複数箇所に、該外部接続端子を越
える強度を有し且つ該外部接続端子の接続面よりも高い
位置に接続面か位置するように形成された位置決め矯正
リードを設けて構成する。

また、前項記載の電子デバイスを、その各外部接続端子
の接続面と対応する位置に少なくとも接続電極が形成さ
れている回路基板に実装する電子デバイスの実装方法で
あって、該電子デバイスの各位置決め矯正リードを回路
基板の所定位置に固定した後、各外部接続端子を該回路
基板の対応する接続電極に半田付は実装して構成する。

〔産業上の利用分野〕

本発明は半導体装置や混成集積回路、液晶パネル等の如
く片面側に突出する複数の外部接続端子を具えた電子デ
バイスの外部接続端子群の構成に係り、特に回路基板等
への半田付は実装が確実且つ完全に行われるように外部
接続端子群を構成して生産性の向上を図った電子デバイ
スとその実装方法に関する。

〔従来の技術〕

第３図は従来の電子デバイスと回路基板への実装方法を
説明する図であり、第４図は問題点を説明する図である
。

なお図では電子デバイスか半導体装置である場合につい
て説明する。

第３図で、ＬＳＩの如き半導体装置１の周辺には、その
周辺から突出し片側（図では下）面側に接続面１ａが該
片側面より飛び出るようにオフセット曲げされている複
数の外部接続端子１ｂか形成されている。

また該半導体装置１を半田付は実装する回路基板２には
、該半導体装置１の各外部接続端子１ｂの上記接続面１
ａと対応する位置に接続電極２ａかパターン形成されて
おり、更に該各接続電極２ａ上には例えば厚さｔが１５
０μｍ程度の半田ペースト３が通常のマスキング印刷技
術によって印刷塗布されている。

そこで、回路基板２の接続電極２ａと半導体装置ｌの外
部接続端子１ｂとを対応させた状態で該半導体装置ｌを
矢印ａのように降下し回路基板２の接続電極２ａと外部
接続端子１ｂの接続面１ａを接触させた後通常のりフロ
ー技術で該回路基板２に上記半導体装置ｌを半田付は実
装することかてきる。

かかる半導体装置１では、各外部接続端子１ｂの先端部
すなわち接続面１ａの部分は自由端であるため僅かな外
力でも変形し易い。

従って該半導体装置１の単体時は、（３−１）に示す如
く各半導体装置ｌをその本体部分で支えて個々に収容で
きる仕切り壁４ａが具えられた仕切箱４と該仕切箱４に
収容された半導体装置１をその本体上面で抑圧できる凸
部５ａを具えた蓋５とからなる収納箱６に上記各外部接
続端子１ｂがフリーの状態になるように該半導体装置１
を収容し、各外部接続端子１ｂに外力がかからないよう
にして輸送や保管するようにしている。

しかし該外部接続端子１ｂは上述した如くオフセット曲
げされている。

従って２箇所の折り曲げ部の直角度のバラツキ等によっ
て各外部接続端子１ｂの接続面１ａに位置的なバラツキ
や位置ズレが生ずる。

問題点を説明する第４図で、（ａ）は第３図の半導体装
置の一部を拡大すると共に外部接続端子の変形状態を誇
張して表わしたものであり、また（ｂ）は回路基板に実
装した場合の状態を示したものである。

半導体装置１を表わしている（ａ）で、■で示す外部接
続端子１ｂはパッケージ側本体に近い第１の曲げ部が鋭
角に曲げられた場合を示し、■は第２の曲げ部のみが鈍
角になっている場合を示している。

また■と■は両方が正規に曲げられている場合を示し、
更に■は第２の曲げ部のみか鋭角になっている場合を表
わしている。

そしてこれらの各場合の該外部接続端子１ｂの接続面１
ａの位置的バラツキや位置ズレは、（ａ）を矢印す方向
からみた（ａ−１）では先端位置のズレδで表わすこと
ができるが、通常数δは最低でも１００μｍが確保でき
る程度である。

一方、外部接続端子ｌｂ間のピッチｐとその幅Ｗの微細
化によって回路基板上の該各外部接続端子ｌｂと対応す
る位置に設ける接続電極のピッチと幅も小さくなり、こ
の結果半田ペーストと印刷用マスクの開口幅も小さくな
ることを意味する。

半田ペーストはその粘着性により基板へ印刷することか
できるが、印刷面積が小さくなると基板との粘着力Ｐ、
が小さくなり相対的に印刷用マスクの開口内壁と半田ペ
ーストとの間の粘着力Ｐ２か増大する。

そして上記粘着力Ｐ、と該粘着力Ｐ２との間か“Ｐ＋　
＜Ｐ２”となったときには、印刷用マスクを取り外す際
に半田ペーストは基板に残らず該マスクと共に持ち上げ
られることになるので半田ペーストの供給が不可能とな
る。

この対策としては、印刷用マスクの厚さを薄くして上記
粘着力Ｐ２を小さくすることで実現することかできる。

例えば、印刷用マスクの厚さか１５０μｍのときには印
刷することができない場合には該マスクの厚さを１００
μｍとして印刷することになる。

しかしこの場合、印刷後の半田ペーストの厚さもほぼ１
００μｍとなって薄くなることとなる。

（ｂ）はかかる状態にある半導体装置ｌと回路基板２と
を半田付は実装した場合の状態を示したものである。

特にこの場合には（ａ）で説明した接続面１ａのバラツ
キδを半田ペーストに吸収させることができず、例えば
■１．■１．■′のように半田ペースト３が電極端子２
ａからダレ落ちて隣接端子間かショートし易くなったり
、■１．■１のように接触せずオーブン状態になること
がある。

なお■１は片当たりした状態を示し■７は正規の状態を
示している。

〔発明が解決しようとする課題〕

従来の電子デバイスの外部接続端子群の構成では、特に
該電子デバイスか集積度の高い半導体装置の場合には回
路基板への実装時に隣接端子間がショートしたり接続不
良か発生し易いと言う問題かあった。

〔課題を解決するための手段〕

上記問題点は、本体の周囲から突出し該本体の片面側て
数面から離れた面上に接続面か位置するようにオフセッ
ト曲げされた複数の外部接続端子を具えた電子デバイス
であって、電子デバイスの外部接続端子形成領域を除く
余白域で少なくとも該電子デバイスか実装する回路基板
に対して平行を保って位置決めできる複数箇所に、該外
部接続端子を越える強度を有し且つ該外部接続端子の接
続面よりも高い位置に接続面が位置するように形成され
た位置決め矯正リードが設けられて構成されている電子
デバイスによって解決される。

また、前項記載の電子デバイスを、その各外部接続端子
の接続面と対応する位置に少なくとも接続電極が形成さ
れている回路基板に実装する電子デバイスの実装方法で
あって、該電子デバイスの各位置決め矯正リードを回路
基板の所定位置に固定した後、各外部接続端子を該回路
基板の対応する接続電極に半田付は実装する電子デバイ
スの実装方法によって解決される。

〔作　用〕

電子デバイスの外部接続端子群の近傍に各外部接続端子
より強度か強く且つその接続面よりも高い高さの複数個
の位置決め矯正用のリードを設け、該リードを外部接続
端子に先駆けて回路基板に半田付けすると各外部接続端
子の接続面を回路基板上の接続電極ひいては半田ペース
ト面に固定することができる。

本発明では電子デバイスの四隅に外部接続端子より幅か
広く且つ各外部接続端子の接続面よりも高い高さの位置
決め矯正リードを設けて該電子デバイスを構成している
。

従って、該リードを先に回路基板に半田付けすることで
各外部接続端子か固定されるため集積度の高い電子デバ
イスでも確実且つ完全に回路基板に実装することができ
る。

〔実施例〕

第１図は本発明になる電子デバイスの構成例を示す図で
あり、第２図は回路基板への実装方法を説明する図であ
る。

なお図ではいずれも電子デバイスか半導体装置である場
合について示している。

第１図で（Ａ）は全体図、（Ｂ）は（Ａ）を矢示Ｃ方向
から見た側面図の一部を表わしている。

図（Ａ）、　（Ｂ）で、ＬＳＩの如き半導体装置１１の
周辺には、第３図同様に片側（図では下）面側に接続面
１１ａか該片側面より飛び出るようにオフセット曲げさ
れている複数の外部接続端子１１ｂか形成されていると
共に、該半導体装置１１の四隅には少なくとも該各外部
接続端子１１ｂの輻Ｗを越える幅Ｗ、を持ち且つ上記各
外部接続端子１１ｂの接続面１１ａの高さｈより低いｈ
ｌの位置に接触面１２ａが位置するようにオフセット曲
げされた位置決め矯正リードＩ２が設けられている。

なおこの場合の位置決め矯正リード１２は、例えば該半
導体装置１１を構成する際に使用するリードフレームの
チップ搭載ステージをその四隅て保持するピンチバー（
タイバー）を流用することで形成することができる。

なおリードフレームを使用しない電子デバイスの場合に
はパッケージング時点て該位置決め矯正リード１２を通
常のモールドイン技術で形成することかできる。

かかる外部接続端子群を具えた半導体装置１１ては、幅
の広い位置決め矯正リード１２の方か各外部接続端子１
１ａよりも強度的に強いためオフセット曲げ時の直角度
のバラツキを各外部接続端子１１ａよりも小さくするこ
とができる。

従って該位置決め矯正リードＩ２を図示されない回路基
板等に最初に半田付は接続すると、各外部接続端子１１
ａを僅かに撓ませた状態で所定位置に固定することがで
きる。

なお図の場合では位置決め矯正リード１２をリードフレ
ームのチップ搭載ステージをその四隅で保持するピンチ
バー（タイバー）を流用するようにしているので幅を広
くして強度を向上させているが、リードフレームを使用
しない電子デバイスの場合では該位置決め矯正リードの
材料や厚さを考慮することで幅を拡げることなく外部接
続端子より強度か上げられることは明らかである。

回路基板への実装方法を説明する第２図で、（１）は実
装前の状態を示しく２）は位置決め矯正リードのみを半
田接続した状態を（１）同様の０１方向から見て表わし
ている。

（１）で１１は第１図で説明した半導体装置であり、１
３は該半導体装置１１を実装する回路基板の一部を表わ
している。

特にこの場合の該回路基板１３には、上記半導体装置１
１の各外部接続端子１１ｂの接続面１１ａと対応する位
置に接続電極１３ａがパターン形成されていると共に、
上記各位置決め矯正リード１２と対応する位置に位置決
め電極１３ｂが上記接続電極１３ａと同時にパターン形
成されている。

更に該各電極１３ａ、　１３ｂの表面には第３図の場合
と同様に半田ペースト３かマスキング印刷技術によって
印刷形成されている。

そこで第３図のように半導体装置１１を降下させて該半
導体装置１１の位置決め矯正リード１２と回路基板１３
の位置決め電極１３ｂとを接触させて両者を半田付は接
続すると、（２）に示すように該半導体装置１１の各外
部接続端子１１ｂか僅かに撓んた状態で回路基板１３の
接続電極１３ａ上の半田ペースト３の面に数面を押圧す
る形で固定される。

なお図では回路基板Ｉ３に位置決め矯正リード１２用の
位置決め電極１３ｂを設は両者を半田付は手段で固定し
ているか、該位置決め電極１３ｂを設けず機械的手段や
接着等の他の手段で固定しても同様である。

そこでこの時点で各外部接続端子１１ｂの接続電極１３
ａに対する位置ズレや片当たり等を修正することができ
る。

次いで通常のりフロー技術によって該各外部接続端子１
１ｂを上記回路基板１３の接続電極１３ａに確実且つ完
全に実装することができる。

更に上記位置決め矯正用リード１２の上述した高さｈｌ
を外部接続端子１１ｂの高さｈに対して適当に設定する
ことで半田ペースト３の接続電極１３ａからのダレ落ち
による隣接端子間のショートを抑制することができる。

なお上記位置決め矯正リード１２は回路基板１３に対す
る半導体装置１１の位置決め用と使用しているか、該リ
ード１２を半導体装置１１のアース電極に繋がる外部接
続端子として利用することもてきるメリットがある。

かかる構成になる半導体装置の実装方法では、実装作業
面では位置決め矯正リード１２の接続工数と外部接続端
子１１ｂの位置修正工数か従来より余分にかかることに
なるが、外部接続端子１１ｂ接続後の隣接端子間のショ
ートや接続不良をなくすことかできるので全体としての
生産性を向上することかできる。

〔発明の効果〕

上述の如く本発明により、集積度の高い電子デバイスで
も回路基板等に対する半田付は実装を確実且つ完全に行
うことができる電子デバイスとその実装方法を提供する
ことかできる。

なお本発明の説明にあたっては位置決め矯正リードを四
隅に設けた場合について行っているか、特に該四隅に限
定されるものではなく例えば半導体装置の場合ではリー
ドフレームのチップ搭載ステージを保持するピンチバー
を含めた三箇所以上に上記位置決め矯正リードを設ける
か、または該リードフレームと独立した位置決め矯正リ
ードを少なくとも該電子デバイスか回路基板に対して平
行を保って位置決めてきる複数箇所に設けることで同等
の効果か得られることは明白である。

また本発明の説明では四方に外部接続端子か出ているＱ
　Ｆ　Ｐ　（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）タ
イプの半導体装置の場合で行っているか、−列に外部接
続端子が出ているＳ　Ｉ　Ｐ　（Ｓｉｎｇｌｅ　Ｉｎ　
Ｐａｃｋａｇｅ）タイプや二方向に外部接続端子が出て
いるＤ　Ｉ　Ｐ　（ＤｕａｌＩｎ　Ｐａｃｋａｇｅ）タ
イプの半導体装置や混成集積回路液晶パネル等の如き電
子デバイスでも同等の効果を得ることができる。

【図面の簡単な説明】

第１図は本発明になる電子デバイスの構成例を示す図、 第２図は回路基板への実装方法を説明する図、第３図は
従来の電子デバイスと回路基板への実装方法を説明する
図、 第４図は問題点を説明する図、 である。 図において、 ３は半田ペースト、 １１は半導体装置、　　　ｌｌａは接続面、１１ｂは外
部接続端子、 １２は位置決め矯正リード、１２ａは接触面、１３は回
路基板、　　　　１３ａは接続電極、１３ｂは位置決め
電極、 をそれぞれ表わす。 木光岨にｔう電１〒ノＸイＸｏ構広佇１を示１国名　　
１　　図 篤 図

Claims (2)

【特許請求の範囲】
1. （１）本体の周囲から突出し該本体の片面側で該面から
   離れた面上に接続面が位置するようにオフセット曲げさ
   れた複数の外部接続端子を具えた電子デバイスであって
   、 電子デバイスの外部接続端子形成領域を除く余白域で少
   なくとも該電子デバイスが実装する回路基板に対して平
   行を保って位置決めできる複数箇所に、該外部接続端子
   を越える強度を有し且つ該外部接続端子の接続面よりも
   高い位置に接続面が位置するように形成された位置決め
   矯正リードが設けられて構成されていることを特徴とし
   た電子デバイス。
2. （２）請求項１記載の電子デバイスを、その各外部接続
   端子の接続面と対応する位置に少なくとも接続電極が形
   成されている回路基板に実装する電子デバイスの実装方
   法であって、 該電子デバイスの各位置決め矯正リードを回路基板の所
   定位置に固定した後、各外部接続端子を該回路基板の対
   応する接続電極に半田付け実装することを特徴とした電
   子デバイスの実装方法。