JPH0330348A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0330348A
JPH0330348A JP16462789A JP16462789A JPH0330348A JP H0330348 A JPH0330348 A JP H0330348A JP 16462789 A JP16462789 A JP 16462789A JP 16462789 A JP16462789 A JP 16462789A JP H0330348 A JPH0330348 A JP H0330348A
Authority
JP
Japan
Prior art keywords
conductor pattern
semiconductor chip
lead
connecting conductor
lead piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16462789A
Other languages
English (en)
Other versions
JP2663638B2 (ja
Inventor
Katsuro Hiraiwa
克朗 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16462789A priority Critical patent/JP2663638B2/ja
Publication of JPH0330348A publication Critical patent/JPH0330348A/ja
Application granted granted Critical
Publication of JP2663638B2 publication Critical patent/JP2663638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 内端部が半導体チップに接続された複数本のリード片の
各外端部と、半導体チップ搭載基板に形成された導体パ
ターンとを接続せしめる半導体装置の製造方法に関し、 該導体パターンとリード片との接続を容易かつ確実なら
しめることを目的とし、 半導体チップを搭載し該半導体チップに内端部が接続さ
れた複数本のリード片の各外端部に接続される複数本の
導体パターンが形成された基板には、少なくとも該半導
体チップの同一側に配設された該導体パターンの各内端
部を連結させた連結導体パターンを形成し、 該連結導体パターンに該リード片の外端部を接続させた
のち、 対応する該導体パターンと該リード片との位置ずれを位
置ずれ認識手段で認識し、 認識手段で得た位置ずれ情報を基に対応する該導体パタ
ーンと該リード片の外端部とが含まれるように該連結導
体パターンを切断することを特徴とし構成する。
[産業上の利用分野] 本発明は半導体チップの搭載方法、特に内端部が半導体
チップに接続されたリード片の外端部と、半導体チップ
搭載基板に形成された導体パターンとを、容易かつ確実
に接続せしめるようにした新規方法に関する。
(従来の技術〕 従来、T A B (Tape Autosated 
Bondtng)用半導体チップをセラミック基板また
はプリント配線板に搭載する方法は、フィルムキャリア
に形成されたリード片の内端部を該チップに接Vt(イ
ンナーボンディング)したのち、該キャリアから切り離
した各リード片の外端部を、チップ搭載基板に形成され
た導体パターンの内端部と接続(アウターボンディング
)する方法であった。
第5図は従来方法でセラミック基板にTAB用ICチッ
プを搭載した模式平面図(イ)とその模式断面図(o)
である。
第5図において、lはセラミック基板、2は基板1の上
面にパターン形成された導体パターン3はICチップ、
4は内端部をICチップ3にボンディングし外端部を導
体パターン2の内端部にボンディングしたリード片(テ
ーツ゛)15は基)反1にICチップ2を接着させた接
着層であり1、導体パターン2は、搭載されたICチッ
プ3の四方にそれぞれ複数本ずつ放射状に形成される。
−Mに、導体膜をエツチングして形成される導体パター
ン2は、幅が100μm〜200μm、その幅方向に整
列する間隔が100μ包程度である。
ICチップ3と導体パターン2との接続媒体であるリー
ド片4は、幅が50〜100μm程度であり、外端部が
導体パターン2と同一ピッチに形成されるリード片4の
内情部の間隔は、多数のリード片4をICチップ3と接
続可能にするため外端部ピッチより小さく、一般に70
μm程度である。そのため、一部のリード片4は直状に
、他の一部は中間部を鉤形に曲げた形状に形成される。
〔発明が解決しようとする課題〕
しかしながら、リード片4の外端部を導体パターン2に
接続させるに先立ってICチップ3の位置決め、即ち、
フィルムキャリアに被着させた導体膜から形成したのち
切り出されたり−ト片4の外端部が、チップ搭載基板に
形成した導体パターン2の幅に収まるようにする位置決
めが困難であり、また、機械的強度の弱いリード片4が
変形し易いこともあって、導体パターン2に対しその幅
方向にリード片4が外れて接続され易いという問題点が
あった。
特に、リード片4がICチップ3の四辺にそれぞれ10
0本以上接続されているようなとき、前記問題点は一層
顕著に現れる。
〔課題を解決するための手段〕
上記課題の解決を目的とした本発明による半導体チップ
の搭載方法は、その実施例を示す第1図によれば、半導
体チップ3を搭載し半導体チップ3に内端部が接続され
た複数本のリード片4の各外端部に接続される複数本の
導体パターン2が形成された基板1には、少なくとも半
導体チップ3の同一側に配設された複数本の導体パター
ン2の各内端部を連結させる連結導体パターン11を形
成し、 連結導体パターン11にリード片4の外端部を接続させ
たのち、 対応する該導体パターン2とリード片4どの位置ずれを
位置ずれ認識手段13で認識し、認識手段13で得た位
置ずれ情報を基に対応する導体パターン2とリード片4
の外端部とが含まれるように連結導体パターン11を切
断することを特徴とする。
〔作用〕
上記手段によれば、半導体チンプ搭@%板には導体パタ
ーンと該導体パターンの内情部を連結させる連結導体パ
ターンとを形成し、半導体チップに接続されたリードの
外端部を該連結導体パターンに接続したのち、それぞれ
が導体パターンとリード片の外端部とを含むように連結
導体パターンを切断するため、基板に半導体チップを搭
載(接着)させたとき、導体パターンとリード片との位
置決めは大まかでよいことになる。
従って、本発明方法は半導体チップの搭載が容易化され
ると共に、全リード片の外端部はその幅全体で外部接続
されるようになる。
〔実施例〕
以下に、図面を用いて本発明の実施例によるTABで形
成した半導体装置の製造方法を説明する。
第1図は本発明の一実施例によりTABチップをその搭
載基板に搭載する主要工程の説明図、第2図は該基板に
形成した接続導体パターンの切断溝の形成例を示す拡大
平面図、第3図は該切断に使用したレーザ照射装置のシ
ステム主要構成図であり、各図において前出図と共通部
分には同一符号を使用する。
TABチップ搭載基板の模式平面図である第1図(イ)
において、セラミック基板lの上面には、搭載されるI
Cチップのリード片が接続される複数本の導体パターン
2と、放射状に形成された各導体パターン2の内端部を
連結させる角形枠状の連結導体パターン11とを形成さ
せる。
ICチップのリード片の外端部が重なるように形成され
た連結導体パターン11と導体パターン2とは、基板1
に被着させた導体膜から同時形成したものであり、セラ
ミンクにてなる基(反1に形成されるそれらは、例えば
タングステン、ニッケル金よりなる3層構成であり、基
板1にプラスチック等からなるプリント配線板を使用し
たときは、例えば銅、ニッケル、金の3層構成である。
基板lにICチップ3を搭載した模式平面図である第1
図CI+)において、接着層例えば恨ペーストを用いて
基板1の上面にICチップ3を搭載し、ICチップ3の
四方に延在する各リード片4の外端部は、熱圧着等にて
連結導体パターン11に接続させる。その際、ICチッ
プ3は連結導体パターンllのほぼ中央に位置決めする
しかるのち、模式平面図である第1図(ハ)に示す如く
、それぞれが1本ずつの導体パターン2とリード片4を
含むように、レーザやイオンビームまたは機械加工手段
で連結導体パターン11に切断1簿12を形成せしめ、
Icチップ3の搭載に係わる作業が完了する。
第2図において、12aは連結導体パターン11をその
直角方向の直状に切断した溝、12bは連結導体パター
ン11を斜めの直状に切断した溝、 12cは連結導体
パターン11を中間部で駒形に切断した溝であり、導体
パターン2の延長領域にリード片4aがほぼ収まるとき
、連結導体パターン11はリード片4aの両側を切断溝
12aで切断する。そして、導体パターン2の延長領域
から横方向に少しずれたり一ト片4bは、ずれた方向の
連結導体パターン11を切断溝12bにて切断し、リー
ド片4bよりもさらに大きく横方向にずれたリード片4
cは、ずれた方向の連結導体パターン11を切断溝12
cで切断する。
このように、連結導体パターン11の切断溝12の形状
は、リード片4のずれに応じて変化させなければならず
、その方法を用いて説明する。
第3図において、位置ずれ認識手段(テレビカメラ等)
13は、対向すべき導体パターン2とリード片4とのず
れおよび導体パターン2に対するリード片4の位置を認
識し、制御手段14が識別手段I3からの情報に基づい
て各導体パターン2に対する切断溝12a、 12b、
 12cの選択およびその切り始め位置を設定すると、
制御手段14がらの情報に基づいてレーザ光17または
セラミック基板1を搭載したステージ18を移動させる
X−Y駆動手段15が動作し、レーザ照射手段16から
出射するレーザ光が導体パターンllを切断するように
なる。
第4図は本発明の他の実施例に係わり、半導体チップ搭
載基板に形成された導体パターンと連結導体パターンと
を示す模式平面図であり、基板1の上面に設定された半
導体チップ搭!!領域22の四方にそれぞれ形成された
連結導体パターン21a、21b、21c、21dは、
搭載領域22の同一側に整列する各導体パターン2の内
端部をそれぞれに接続する構成、即ち第1図に示す連結
導体パターン11のコーナ部をなくしたものであり、連
結導体パターン11と同様に切断したとき、咳コーナ部
が基板上に残らないおよび、該コーナ部を除去する手間
が省けるようになる。
[発明の効果] 以上説明したように本発明方法によれば、半導体チップ
塔載基板には導体パターンと該導体パターンの内端部を
連結させる連結導体パターンとを形成し、半導体チップ
に接続されたリードの外端部を該連結導体パターンに接
続したのち、それぞれが導体パターンとリード片の外端
部とを含むように連結導体パターンを切断するため、導
体パターンにに対するリード片との位置決めは大まかで
よいことによって、半導体チップの搭載作業が容易化さ
れると共に、全リード片の外端部はその幅全体で外部接
続されるようになるため、該接続の偉績性を確保し得た
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の説明図、 第2回は本発明による接続導体パターンの切断溝の形成
例を示す図、 第3図は本発明に使用したレーザ照射装置のシステム主
要構成図、 第4図は本発明の他の実施例の説明図、第5図は従来技
術の説明図、 である。 l中において、 1は半導体チップ搭載基板、 2は導体パターン、 3はIcチップ(半導体チ・ンブ)、 4はリード片、 1L21a、21b、2Lc、21dは連結導体パター
ン、12、12a、 12b、 12cは切断溝、(イ
) 今 (ロ) #eBE /7−4@[11/l説BREJ第1口(!
′nす ′422 才引9月、・;1之用し丁;ンーゴ?、衡■^1のシス
テム1ジ守tax。 13 記 $−発朗/)他の突絶例の説−2 2 ) (4) 咲ス杖荀n銃朗Σ 15幻

Claims (1)

  1. 【特許請求の範囲】 半導体チップ(3)を搭載し該半導体チップ(3)に内
    端部が接続された複数本のリード片(4)の各外端部に
    接続される複数本の導体パターン(2)が形成された基
    板(1)には、少なくとも該半導体チップ(3)の同一
    側に配設された複数本の該導体パターン(2)の各内端
    部を連結させた連結導体パターン(11)を形成し、 該連結導体パターン(11)に該リード片(4)の外端
    部を接続させたのち、 対応する該導体パターン(2)と該リード片(4)との
    位置ずれを位置ずれ認識手段(13)で認識し、認識手
    段(13)で得た位置ずれ情報を基に対応する該導体パ
    ターン(2)と該リード片(4)の外端部とが含まれる
    ように該連結導体パターン(11)を切断することを特
    徴とする半導体装置の製造方法。
JP16462789A 1989-06-27 1989-06-27 半導体装置の製造方法 Expired - Fee Related JP2663638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16462789A JP2663638B2 (ja) 1989-06-27 1989-06-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16462789A JP2663638B2 (ja) 1989-06-27 1989-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0330348A true JPH0330348A (ja) 1991-02-08
JP2663638B2 JP2663638B2 (ja) 1997-10-15

Family

ID=15796798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16462789A Expired - Fee Related JP2663638B2 (ja) 1989-06-27 1989-06-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2663638B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070950A (ko) * 1997-01-31 1998-10-26 타니구츠 미츠노리 곡물백용 핸들
JP2008528216A (ja) * 2005-02-04 2008-07-31 バーセルト、ハンス−ピーター バランス回路を備えた介護用ベッド

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070950A (ko) * 1997-01-31 1998-10-26 타니구츠 미츠노리 곡물백용 핸들
JP2008528216A (ja) * 2005-02-04 2008-07-31 バーセルト、ハンス−ピーター バランス回路を備えた介護用ベッド
JP4851471B2 (ja) * 2005-02-04 2012-01-11 バーセルト、ハンス−ピーター 介護用ベッド

Also Published As

Publication number Publication date
JP2663638B2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JPH0330348A (ja) 半導体装置の製造方法
JPH11274357A (ja) 電子部品の分割方法および分割装置
JPH088279B2 (ja) フィルムキャリア製造用のフィルム材およびフィルムキャリアの製造方法
JPH05326622A (ja) 液晶表示駆動用集積回路装置
US5153707A (en) Film material for manufacturing film carriers having outer lead portions with inner and outer metallic layers
JPH11102944A (ja) 半導体装置の製造方法
JP3263863B2 (ja) ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法
JPH05335438A (ja) リードレスチップキャリア
JP3019497B2 (ja) 半導体装置とその製造方法
JPS6359595A (ja) 携帯可能媒体における実装方法
JPH06112402A (ja) 半導体装置
JP3175336B2 (ja) ハイブリッドicのリード形成方法
JPH0955404A (ja) Tabテープ及び半導体装置
JPH10199928A (ja) フレキシブル回路基板
JPH0450820A (ja) 配線接続装置
JPH05283473A (ja) フィルムキャリア半導体装置とその製造方法
JPH09283573A (ja) テープキャリアパッケージ
JP2005217065A (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JPH088281B2 (ja) フィルムキャリア製造用のフィルム材
JPH0519956Y2 (ja)
JP2003031623A (ja) Cofフィルムを用いた半導体装置及びその製造方法
JPS61245596A (ja) 多層実装構造
JPH01319957A (ja) 集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees