JPH04107815A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04107815A
JPH04107815A JP22633490A JP22633490A JPH04107815A JP H04107815 A JPH04107815 A JP H04107815A JP 22633490 A JP22633490 A JP 22633490A JP 22633490 A JP22633490 A JP 22633490A JP H04107815 A JPH04107815 A JP H04107815A
Authority
JP
Japan
Prior art keywords
film
single crystal
semiconductor
crystal semiconductor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22633490A
Other languages
Japanese (ja)
Inventor
Takashi Ipposhi
隆志 一法師
Kazuyuki Sugahara
和之 須賀原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22633490A priority Critical patent/JPH04107815A/en
Publication of JPH04107815A publication Critical patent/JPH04107815A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent malfunction or characteristic fluctuation of element in a structure having a single crystal semiconductor layer formed on an insulating film by previously removing at least a part of non-single crystal semiconductor corresponding to the high temperature part of a fused non-single-crystal semiconductor and then recrystallizing the non-single crystal semiconductor. CONSTITUTION:An insulator film, i.e., a silicon oxide film 2, is formed on a single crystal silicon substrate 1 and a non-single crystal semiconductor layer, i.e., a polysilicon layer 3a, is formed thereon. A part of the polysilicon layer 3a at a part corresponding to the region for forming a reflection preventing film 4 is then removed with a patterned resist 10 as a mask. The resist 10 is then removed, a silicon nitride film 4 is entirely formed with a predetermined thickness as the reflection preventing film, the silicon nitride film 4 is patterned with a resist 11 as a mask and then the resist is removed. The polysilicon layer 3a is then fused and recrystallized through laser irradiation thus forming a single crystal silicon film 3b on the silicon oxide film 2. According to the method, no crystal grain boundary nor sub-crystal grain boundary occur at the time of 501 layer formation and thereby no crystal defect occur in spite of oxidation process or heat treatment.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置の製造方法に関し、特に、非単
結晶半導体を溶融して溶融半導体を形成し溶融半導体中
に温度分布を形成して絶縁膜上に非単結晶半導体層を形
成する半導体装置の製造方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and in particular, to a method for manufacturing a semiconductor device, in particular, a method for manufacturing a semiconductor device by melting a non-single crystal semiconductor to form a molten semiconductor and forming a temperature distribution in the molten semiconductor. The present invention relates to a method for manufacturing a semiconductor device in which a non-single crystal semiconductor layer is formed on an insulating film.

[従来の技術] 従来、絶縁膜上にシリコン層を形成した5oI(Sil
icon  On  In5ulator)構造か知ら
れている。Sol構造を基板として用いる場合、バルク
シリコンの場合と同等の性能を有する素子を形成するた
めには、シリコン層は単結晶であることが必要である。
[Prior art] Conventionally, 5oI (Sil
The structure (icon On In5ulator) is known. When using the Sol structure as a substrate, the silicon layer needs to be single crystal in order to form a device with performance equivalent to that of bulk silicon.

絶縁膜上に単結晶シリコン膜を形成する方法としては、
従来、単結晶半導体基板に酸素イオンを注入して酸化膜
を基板中に形成する方法(SIMOX)、絶縁膜上の非
単結晶半導体のヒータ加熱による溶融再結晶化法および
エネルギビーム照射による溶融再結晶化法などが知られ
ている。この中で、特に、エネルギビーム照射による方
法は、3次元素子形成に関しては不可欠な技術である。
The method for forming a single crystal silicon film on an insulating film is as follows:
Conventional methods include a method of implanting oxygen ions into a single crystal semiconductor substrate to form an oxide film in the substrate (SIMOX), a method of melting and recrystallizing a non-single crystal semiconductor on an insulating film by heating it with a heater, and a method of melting and recrystallizing a non-single crystal semiconductor on an insulating film by heating it with a heater. Crystallization methods are known. Among these, in particular, the method using energy beam irradiation is an indispensable technique for forming tertiary elements.

ここで、3次元素子とは、従来1層であった集積回路層
を絶縁膜を挾んで多層に積層化したものであり、従来の
3次元素子に比べて機能と集積度において飛躍的な向上
を図ることができる。溶融再結晶化法に用いるエネルギ
ビームとしては、大出力レーザまたは電子ビームが考え
られているが、操作性の容易さからレーザを用いる方法
が絶縁膜上に単結晶半導体層を形成するのに適している
Here, a tertiary element is a multi-layered integrated circuit layer, which used to be a single layer, with an insulating film sandwiched between them, and has a dramatic improvement in functionality and degree of integration compared to conventional tertiary elements. can be achieved. High-power lasers or electron beams are considered as energy beams used in the melt recrystallization method, but a method using a laser is suitable for forming a single-crystal semiconductor layer on an insulating film because of its ease of operation. ing.

このレーザ照射による溶融再結晶化法により単結晶半導
体層を形成するには、溶融した半導体中の温度分布を制
御し、予め定める場所から再結晶化を起こすことが必要
となる。温度分布を制御する方法として種々の方法が提
案されているが、いずれの方法を用いても結晶化は温度
の低い場所から始まり、高温部に向かって進行する。し
たがって、高温部が結晶化した後には、結晶亜粒界や結
晶粒界が存在することとなる。温度分布を制御する方法
の一例として、従来反射防止膜法が知られている。これ
らは、たとえば、USP4822752に開示されてい
る。
In order to form a single crystal semiconductor layer by this melt recrystallization method using laser irradiation, it is necessary to control the temperature distribution in the molten semiconductor and cause recrystallization from a predetermined location. Various methods have been proposed to control temperature distribution, but no matter which method is used, crystallization starts from a low temperature area and progresses toward a high temperature area. Therefore, after the high-temperature portion is crystallized, subgrain boundaries and grain boundaries will exist. An antireflection coating method is conventionally known as an example of a method for controlling temperature distribution. These are disclosed, for example, in USP 4,822,752.

第4A図および第4B図は、従来の反射防止膜法により
形成した5C)I膜と結晶亜粒界の関係を示した概略図
である。第4A図および第4B図を参照して、単結晶シ
リコン基板1上にはシリコン酸化膜2が形成されており
、シリコン酸化膜2上には、単結晶シリコン膜3bが形
成されている。
FIGS. 4A and 4B are schematic diagrams showing the relationship between the 5C)I film formed by the conventional antireflection film method and crystal subgrain boundaries. Referring to FIGS. 4A and 4B, a silicon oxide film 2 is formed on a single crystal silicon substrate 1, and a single crystal silicon film 3b is formed on the silicon oxide film 2.

単結晶シリコン膜3b上には所定の間隔を隔てて所定の
幅を有して一定の方向に延びた反射防止膜14が形成さ
れている。第4B図の矢印で示すように、レーザ照射に
よって溶融した半導体の結晶化は反射防止膜14の間か
ら始まり、反射防止膜14の部分に向かって進行する。
Anti-reflection films 14 are formed on the single crystal silicon film 3b at predetermined intervals, have a predetermined width, and extend in a fixed direction. As shown by arrows in FIG. 4B, crystallization of the semiconductor melted by laser irradiation starts between the antireflection films 14 and progresses toward the antireflection films 14.

この結果、反射防止膜14の下には、両側から成長して
きた結晶がぶつかった位置に結晶亜粒界20が発生する
As a result, subgrain boundaries 20 are generated under the antireflection film 14 at positions where crystals grown from both sides collide.

しかし、このような結晶亜粒界20や結晶粒界は、試料
構造で決まった位置に発生するため、従来は素子形成時
に不都合はないものと考えられていた。
However, since such subgrain boundaries 20 and grain boundaries occur at fixed positions in the sample structure, it was conventionally thought that there would be no inconvenience during element formation.

[発明が解決しようとする課踊コ 前述のように、従来のレーザを用いた溶融再結晶化法の
中で温度分布制御のために反射防止膜を用いる反射防止
膜法が知られており、その反射防止膜法ては、反射防止
膜14の下に結晶亜粒界20が発生する。そして、結晶
亜粒界20は試料構造で決まった位置に発生するため、
素子形成時に不都合はないものとされていた。しかし、
従来の反射防止膜法を用いて形成した素子特性のばらつ
きかかなり大きいという不都合か明確化されてきた。そ
こで、通常の素子形成フローを経た半導体膜の結晶性を
調べたところ、半導体膜形成直後には観察されない新た
な結晶欠陥が発生していることが見出された。
[Problems to be Solved by the Invention] As mentioned above, among the conventional melt recrystallization methods using a laser, an antireflection film method that uses an antireflection film to control temperature distribution is known. In the antireflection coating method, crystal subgrain boundaries 20 are generated under the antireflection coating 14. Since the crystal subgrain boundaries 20 occur at fixed positions in the sample structure,
It was believed that there would be no inconvenience during device formation. but,
It has been clarified that the disadvantage is that the variation in characteristics of devices formed using the conventional antireflection coating method is quite large. Therefore, when the crystallinity of a semiconductor film that had gone through a normal device formation flow was investigated, it was found that new crystal defects that were not observed immediately after the semiconductor film was formed were generated.

第5図は従来の反射防止膜法においてレーザ再結晶化直
後の結晶状態を示した状態図である。第5図を参照して
、この状態は、欠陥を顕在化させるためセコエッチを施
している。この状態からも明らかなように、再結晶化直
後には温度分布制御のために高温部となった領域に結晶
亜粒界20が存在する以外はほとんど欠陥が発生してい
ないことがわかる。すなわち、結晶亜粒界20を除けば
、他の欠陥密度は10’c+n−2以下となっており、
バルク半導体と同等の結晶性を有している。
FIG. 5 is a state diagram showing the crystal state immediately after laser recrystallization in the conventional antireflection coating method. Referring to FIG. 5, in this state, secco-etching is performed to make defects obvious. As is clear from this state, almost no defects are generated immediately after recrystallization, except for the presence of crystal subgrain boundaries 20 in regions that have become high temperature areas due to temperature distribution control. That is, except for the crystal subgrain boundary 20, the other defect density is less than 10'c+n-2,
It has crystallinity equivalent to that of bulk semiconductors.

ところが、この半導体膜を酸化したものを用いて結晶性
を評価すると、多くの結晶欠陥が発生していることがわ
かる。第6図は従来の反射防止膜法においてレーザ再結
晶化後酸化した後の結晶状態を示した状態図である。第
6図を2照して、多くの結晶欠陥30か発生、している
のかわかる。この結晶欠陥30は、線状に見えるため、
その密度を点欠陥のようなものの密度と直接比較するこ
とは難しいが、それでも3X10’cm−2程度発生し
ている。また、この結晶欠陥30は、結晶亜粒界20か
ら発生しており、そのほとんどが(110)面あるいは
(111)面に沿って発生している。
However, when evaluating the crystallinity using an oxidized semiconductor film, it is found that many crystal defects have occurred. FIG. 6 is a state diagram showing the crystal state after laser recrystallization and oxidation in the conventional antireflection coating method. By referring to FIG. 6, it can be seen whether many crystal defects 30 have occurred or not. This crystal defect 30 appears linear, so
Although it is difficult to directly compare the density with that of point defects, they still occur on the order of 3 x 10'cm-2. Further, these crystal defects 30 are generated from the crystal subgrain boundaries 20, and most of them are generated along the (110) plane or the (111) plane.

さらに、酸化工程ではなく熱処理たけを行なったもので
も同様な欠陥が発生していることが判明した。この熱処
理のみによる結晶欠陥の欠陥密度は、酸化工程を経たも
のより1桁以上小さいことが判明した。これらのことか
ら、この結晶欠陥は、半導体膜形成直後に結晶粒界ある
いは結晶亜粒界に存在する余剰シリコンや空格子などの
点欠陥が、酸化またはアニールプロセス中に加わるスト
レスなどにより単結晶半導体層内を動くことによって発
生するもの、すなわち点欠陥のまま存在するものやブレ
ーンを形成して積層欠陥となるものなどと考えられる。
Furthermore, it has been found that similar defects occur even when heat treatment is performed instead of an oxidation process. It was found that the defect density of crystal defects obtained only by this heat treatment was one order of magnitude smaller than that obtained by undergoing an oxidation process. From these facts, crystal defects are caused by point defects such as surplus silicon or vacancies that exist at crystal grain boundaries or crystal sub-grain boundaries immediately after semiconductor film formation, and are caused by stress applied during oxidation or annealing processes in a single crystal semiconductor. It is thought that these defects occur due to movement within the layer, that is, those that remain as point defects or those that form branes and become stacking faults.

この結晶欠陥の発生が、素子特性のばらつきの拡大化に
影響していると考えられる。
It is thought that the occurrence of crystal defects is responsible for increasing the variation in device characteristics.

また、チャネル領域を横切るように結晶欠陥が発生した
場合には、この結晶欠陥に沿って不純物が拡散し、ソー
ス・ドレインが導通ずるいう致命的な不良となり、素子
の動作不良を引き起こすという問題点があった。したが
って、素子の高性能化を図るためには、このような結晶
欠陥が発生しないようにする必要がある。
In addition, if a crystal defect occurs across the channel region, impurities will diffuse along the crystal defect, causing a fatal failure in which the source/drain becomes conductive, causing device malfunction. was there. Therefore, in order to improve the performance of the device, it is necessary to prevent such crystal defects from occurring.

この発明は、上記のような課題を解決するためになされ
たもので、絶縁膜上に単結晶半導体層を形成する構造に
おいて、素子特性のばらつきや動作不良を有効に防止す
ることが可能な半導体装置の製造方法を提供することを
目的とする。
This invention was made in order to solve the above-mentioned problems, and provides a semiconductor that can effectively prevent variations in device characteristics and malfunctions in a structure in which a single crystal semiconductor layer is formed on an insulating film. The purpose is to provide a method for manufacturing the device.

[課題を解決するための手段] この発明における半導体装置の製造方法は、非単結晶半
導体を溶融して溶融半導体を形成し、溶融半導体中に温
度分布を形成して絶縁膜上に単結晶半導体層を形成する
半導体装置の製造方法において、非単結晶半導体を溶融
したときに溶融半導体の中で高温部となるべき領域に相
当する非単結晶半導体の領域の少なくとも一部を予め除
去した後に再結晶化することを特徴とする。
[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention is to melt a non-single crystal semiconductor to form a molten semiconductor, form a temperature distribution in the molten semiconductor, and form a single crystal semiconductor on an insulating film. In a method for manufacturing a semiconductor device in which a layer is formed, at least a part of a region of the non-single crystal semiconductor corresponding to a region that should become a high temperature part in the molten semiconductor when the non-single crystal semiconductor is melted is removed in advance, and then the non-single crystal semiconductor is reused. Characterized by crystallization.

[作用] この発明に係る半導体装置の製造方法では、非単結晶半
導体を溶融したときに溶融半導体の中で高温部となるべ
き領域に相当する非単結晶半導体の領域の少なくとも一
部が予め除去された後に再結晶化されるので、絶縁膜上
に単結晶半導体膜を形成するときに結晶粒界や結晶亜粒
界が生じることがなく、素子形成時の酸化工程や熱処理
工程によって結晶欠陥か発生することがない。
[Operation] In the method for manufacturing a semiconductor device according to the present invention, at least a part of the region of the non-single crystal semiconductor corresponding to the region that should become a high temperature part in the molten semiconductor when the non-single crystal semiconductor is melted is removed in advance. Since the single crystal semiconductor film is formed on the insulating film, crystal grain boundaries and subgrain boundaries do not occur, and crystal defects are prevented from forming during the oxidation process and heat treatment process during device formation. Never occurs.

[発明の実施例] 以下、本発明の実施例を図面に基づいて説明する。[Embodiments of the invention] Embodiments of the present invention will be described below based on the drawings.

第1A図ないし第1D図は本発明の一実施例による反射
防止膜を用いたSol構造を有する半導体装置の製造プ
ロセスを説明するための断面構造図である。第1A図な
いし第1D図を参照して、本実施例の製造プロセスにつ
いて説明する。まず、単結晶シリコンJ!lfl上に絶
縁体膜となるシリコン酸化膜2が形成され、シリコン酸
化膜2上に非単結晶半導体層となるポリシリコン層3a
か形成される。次に、第1B図に示すように、ポリシリ
コン層3a上にレジスト10を塗布し、後述する反射防
止膜4が形成される領域と対応する部分のポリシリコン
層3aの一部を除去できるようにバターニングする。パ
ターニングされたレジスト10をマスクとして、ポリシ
リコン層3aの一部が除去される。次に、第1C図に示
すように、レジスト10(第1B図?照)を除去した後
、反射防止膜となる所定の厚みのシリコン窒化膜4を全
面に形成する。レジスト11を塗布して所定の形状にパ
ターニングする。レジスト11をマスクとして、シリコ
ン窒化膜4をバターニングした後レジストを除去する。
FIGS. 1A to 1D are cross-sectional structural diagrams for explaining a manufacturing process of a semiconductor device having a Sol structure using an antireflection film according to an embodiment of the present invention. The manufacturing process of this embodiment will be described with reference to FIGS. 1A to 1D. First, single crystal silicon J! A silicon oxide film 2 serving as an insulator film is formed on the lfl, and a polysilicon layer 3a serving as a non-single crystal semiconductor layer is formed on the silicon oxide film 2.
or formed. Next, as shown in FIG. 1B, a resist 10 is coated on the polysilicon layer 3a so that a part of the polysilicon layer 3a corresponding to a region where an antireflection film 4 to be described later will be formed can be removed. Butter it. Using patterned resist 10 as a mask, a portion of polysilicon layer 3a is removed. Next, as shown in FIG. 1C, after removing the resist 10 (see FIG. 1B), a silicon nitride film 4 of a predetermined thickness, which will serve as an antireflection film, is formed over the entire surface. A resist 11 is applied and patterned into a predetermined shape. Using the resist 11 as a mask, the silicon nitride film 4 is buttered and then the resist is removed.

次に、第1D図に示すように、レーザ照射により、ポリ
シリコン層3a(第1C図参照)を溶融再結晶化させ、
シリコン酸化膜2上に単結晶シリコン膜3bを形成する
。再結晶化後は、シリコン窒化膜4を除去し、通常のプ
ロセスフローで素子を形成する。
Next, as shown in FIG. 1D, the polysilicon layer 3a (see FIG. 1C) is melted and recrystallized by laser irradiation.
A single crystal silicon film 3b is formed on silicon oxide film 2. After recrystallization, the silicon nitride film 4 is removed and a device is formed using a normal process flow.

このように、本実施例では、従来の結晶粒界や結晶亜粒
界か発生する部分を予め除去した後にボッシリコン層3
aか溶融再結晶化されて単結晶シリコン膜3bが形成さ
れるので、sOI層形成時に結晶粒界や結晶亜粒界が生
じないため、酸化工程や熱処理を経ても前述した結晶欠
陥が発生することかない。したかって、従来問題となっ
ていた素子特性のばらつきや動作不良の発生を有効に防
止することができ、半導体装置の高性能化を図ることが
できる。
As described above, in this embodiment, the bosilicon layer 3 is removed after previously removing the portions where the conventional crystal grain boundaries and crystal sub-grain boundaries occur.
Since the monocrystalline silicon film 3b is formed by melting and recrystallizing the sOI layer, crystal grain boundaries and crystal sub-grain boundaries do not occur during the formation of the sOI layer, so the above-mentioned crystal defects occur even after the oxidation process and heat treatment. That's not true. Therefore, it is possible to effectively prevent the occurrence of variations in element characteristics and malfunctions, which have been problems in the past, and it is possible to improve the performance of the semiconductor device.

第1八図ないし第1D図に示した実施例では、シードを
設けていないが、シードを設ける場合でも基本的に同し
工程となる。策2図は策Iへ図ないし第1D図に示した
半導体装置の製造プロセスにおいてシードを設ける場合
の製造プロセスを説明するための平面図である。第2図
を参照して、シード5には主面か(100)面の単結晶
シリコン基板が用いられる。そして、Sol膜形成時に
は、反射防止膜4を<100>方向に設け、レーザビー
ムを<ioo>方向か<110>方向に走査するのが一
般的である。なお、シード5を設ける場合も、第1八図
ないし第1D図に示した実施例と同様の効果を得ること
ができる。
In the embodiments shown in FIGS. 18 to 1D, no seeds are provided, but even if seeds are provided, the steps are basically the same. Plan 2 FIG. 2 is a plan view for explaining the manufacturing process when a seed is provided in the manufacturing process of the semiconductor device shown in Plan I to FIG. 1D. Referring to FIG. 2, a single-crystal silicon substrate having a main surface or a (100) plane is used as the seed 5. When forming the Sol film, the antireflection film 4 is generally provided in the <100> direction, and the laser beam is scanned in either the <ioo> direction or the <110> direction. Note that even when the seed 5 is provided, the same effects as in the embodiments shown in FIGS. 18 to 1D can be obtained.

第3八図ないし第3C図は本発明の他の実施例による反
射防止膜法を用いたSOI構造を有する半導体装置の製
造プロセスを説明するための断面構造図である。第3A
図ないし第3c図を参照して、この他の実施例による製
造プロセスについて説明する。まず、第3A図に示すよ
うに、単結晶シリコン基板1上にシリコン酸化膜2を形
成する。
FIGS. 38 to 3C are cross-sectional structural views for explaining a manufacturing process of a semiconductor device having an SOI structure using an antireflection coating method according to another embodiment of the present invention. 3rd A
A manufacturing process according to this other embodiment will be described with reference to FIGS. 3c to 3c. First, as shown in FIG. 3A, a silicon oxide film 2 is formed on a single crystal silicon substrate 1.

シリコン酸化膜2上にポリシリコン層3aを形成した後
、第1B図に示した方法と同様にしてポリシリコン層3
aをバターニングする。すなわち、後述するシリコン窒
化!!(反射防止膜)4が設けられる部分のポリシリコ
ン層3aの一部を予め除去するのである。その後、レジ
スト(図示せず)を除去する。次に、第3B図に示すよ
うに、全体にシリコン酸化1!12をCVD法を用いて
堆積し、エッチバック法によりポリシリコン層3aを除
去した部分にシリコン酸化膜12を埋め込む。次に、第
3C図に示すように、第1c図に示した製造プロセスと
同様の方法で、シリコン窒化膜(反射防止膜)4を形成
しレーザ照射することによりポリシリコン層3a(第3
B図参照)を溶融再結晶化させ、シリコン酸化膜2上に
単結晶シリコン膜3bを形成する。ここで、この他の実
施例において、シリコン酸化膜12を埋め込むことによ
り、平坦化を行なうことかできる。また、シリコン酸化
膜12はシリコン窒化膜4に比べて軟化温度が低いため
、第1D図に示したような形状に比べて再結晶化時のス
トレスを緩和することができる。
After forming the polysilicon layer 3a on the silicon oxide film 2, the polysilicon layer 3a is formed in the same manner as shown in FIG. 1B.
Butter a. In other words, silicon nitridation, which will be discussed later! ! A portion of the polysilicon layer 3a where the (antireflection film) 4 is to be provided is removed in advance. After that, the resist (not shown) is removed. Next, as shown in FIG. 3B, silicon oxide 1!12 is deposited on the entire surface using the CVD method, and a silicon oxide film 12 is buried in the portion where the polysilicon layer 3a has been removed using the etch-back method. Next, as shown in FIG. 3C, a silicon nitride film (anti-reflection film) 4 is formed using a method similar to the manufacturing process shown in FIG. 1C, and a polysilicon layer 3a (third
(see figure B) is melted and recrystallized to form a single crystal silicon film 3b on the silicon oxide film 2. Here, in this other embodiment, planarization can be performed by burying the silicon oxide film 12. Furthermore, since the silicon oxide film 12 has a lower softening temperature than the silicon nitride film 4, stress during recrystallization can be alleviated compared to the shape shown in FIG. 1D.

なお、本実施例では、反射防止膜法を用いて形成したS
OI膜について説明したが、本発明はこれに限らず、別
の方法で溶融シリコン中に温度分布をつくることにより
形成したSO■膜においても、本発明の製造方法を適用
することができる。
Note that in this example, S
Although the OI film has been described, the present invention is not limited thereto, and the manufacturing method of the present invention can also be applied to an SO film formed by creating a temperature distribution in molten silicon using another method.

すなわち、溶融シリコン中に温度分布をつくり形成した
SO2膜には、高温部になるところに結晶亜粒界あるい
は結晶粒界が存在することとなるのて、温度分布を形成
する他の方法で形成したSO■膜においても、本発明の
製造方法を適用すれば同様の効果を得ることができる。
In other words, an SO2 film formed by creating a temperature distribution in molten silicon has crystal sub-grain boundaries or grain boundaries in the high-temperature areas, so it cannot be formed using other methods that create a temperature distribution. The same effect can be obtained even in the case of a SO2 film by applying the manufacturing method of the present invention.

また、本実施例では、1層の5oft#造を有する素子
を形成する方法について述べたが、本発明はこれに限ら
ず、三次元回路素f構造においても適用可能である。
Further, in this embodiment, a method of forming an element having a single layer of 5of# structure has been described, but the present invention is not limited to this, and can also be applied to a three-dimensional circuit element f structure.

〔発明の効果] 以上のように、この発明によれば、非単結晶半導体を溶
融して溶融半導体を形成し溶融半導体中に温度分布を形
成して絶縁膜上に単結晶半導体層を形成する半導体装置
の製造方法において、非単結晶半導体を溶融したときに
溶融半導体の中で高温部となるべき領域に相当する非単
結晶半導体の領域の少なくとも一部が予め除去された後
に再結晶化されるので、絶縁膜上に単結晶半導体膜を形
成するときに結晶粒界や結晶亜粒界が生しることがなく
、素子形成時の酸化工程や熱処理工程によって結晶欠陥
が発生することがないので、絶縁膜上に単結晶半導体を
形成する構造において素子特性のばらつきや動作不良を
有効に防止することが可能な半導体装置の製造Jj法を
提供し得るに至った。
[Effects of the Invention] As described above, according to the present invention, a non-single crystal semiconductor is melted to form a molten semiconductor, a temperature distribution is formed in the molten semiconductor, and a single crystal semiconductor layer is formed on an insulating film. In a method for manufacturing a semiconductor device, at least a part of a region of a non-single crystal semiconductor corresponding to a region that should become a high temperature part in the molten semiconductor when the non-single crystal semiconductor is melted is removed in advance and then recrystallized. Therefore, when forming a single-crystal semiconductor film on an insulating film, grain boundaries and sub-grain boundaries do not occur, and crystal defects do not occur during the oxidation process or heat treatment process during device formation. Therefore, it has been possible to provide a Jj method for manufacturing a semiconductor device that can effectively prevent variations in device characteristics and malfunctions in a structure in which a single crystal semiconductor is formed on an insulating film.

【図面の簡単な説明】[Brief explanation of the drawing]

第1八図ないし第1D図は本発明の一実施例による反射
防止膜法を用いたSol構造を有する゛f導体装置の製
造プロセスを説明するための断面構造図、第2図は第1
A図ないし第1D図に示した半導体装置の製造プロセス
においてシードを設ける場合の製造プロセスを説明する
ための平面図、第3八図ないし第3c図は本発明の他の
実施例による反射防止膜法を用いたSol構造を有する
半導体装置の製造プロセスを説明するための断面構造図
、第4A図および第4B図は従来の反射防止膜法により
形成したSO2膜と結晶亜粒界の関係を示した概略図、
第5図は従来の反射防止膜法においてレーザ再結晶化直
後の結晶状態を示した状態図、第6図は従来の反射防止
膜法においてレザ再結晶化後酸化した後の結晶状態を示
した状態図である。 図において、1は単結晶シリコン基板、2はシリコン酸
化膜、3aはポリシリコン層、3bは単結晶シリコン膜
、4はシリコン窒化膜、5はシード、10はレジスト、
11はレジスト、12はシリコン酸化膜、14は反射防
止膜、20は結晶亜粒界、30は結晶欠陥である。 なお、各図中、同一符号は、同一または相当部分を示す
。 11D図 3b−jlt卦晶シソコシn笑 熟2図 孔3B図 12−−−シリコシ劇14こ謄 も3C目 匙5図 v)6図 も4B図 手 続 補 正 書(自発) 平成3年10月1日 平成2年特許願第226334号 2、発明の名称 補正をする者 事件との関係 住所 名称 代表者 半導体装置の製造方法
18 to 1D are cross-sectional structural diagrams for explaining the manufacturing process of a conductor device having a Sol structure using an anti-reflection coating method according to an embodiment of the present invention, and FIG.
Figures A to 1D are plan views for explaining the manufacturing process when a seed is provided in the semiconductor device manufacturing process, and Figures 38 to 3c are antireflection films according to other embodiments of the present invention. FIGS. 4A and 4B are cross-sectional structural diagrams for explaining the manufacturing process of a semiconductor device having a Sol structure using the conventional anti-reflection film method, and show the relationship between the SO2 film formed by the conventional anti-reflection film method and crystal subgrain boundaries. Schematic diagram,
Figure 5 is a phase diagram showing the crystal state immediately after laser recrystallization in the conventional anti-reflection coating method, and Figure 6 shows the crystal state after oxidation after laser recrystallization in the conventional anti-reflection coating method. FIG. In the figure, 1 is a single crystal silicon substrate, 2 is a silicon oxide film, 3a is a polysilicon layer, 3b is a single crystal silicon film, 4 is a silicon nitride film, 5 is a seed, 10 is a resist,
11 is a resist, 12 is a silicon oxide film, 14 is an antireflection film, 20 is a crystal subgrain boundary, and 30 is a crystal defect. Note that in each figure, the same reference numerals indicate the same or corresponding parts. 11D Figure 3b-jlt Hexagram Shisokoshi n Shōjuku 2 Figure Hole 3B Figure 12 --- Shirikoshi Drama 14 Kotomo 3C Eye 5 Figure v) 6 Figure 4B Figure Procedural Amendment (Spontaneous) October 1, 1991 Japan Patent Application No. 226334 No. 2 of 1990, Person amending the name of the invention Relationship with the case Address Name Representative Method for manufacturing semiconductor devices

Claims (1)

【特許請求の範囲】 非単結晶半導体を溶融して溶融半導体を形成し、前記溶
融半導体中に温度分布を形成して絶縁膜上に単結晶半導
体層を形成する半導体装置の製造方法において、 前記非単結晶半導体を溶融したときに前記溶融半導体の
中で高温部となるべき領域に相当する前記非単結晶半導
体の領域の少なくとも一部を予め除去した後に再結晶化
することを特徴とする、半導体装置の製造方法。
[Scope of Claims] A method for manufacturing a semiconductor device, comprising: melting a non-single crystal semiconductor to form a molten semiconductor; forming a temperature distribution in the molten semiconductor to form a single crystal semiconductor layer on an insulating film; Recrystallization is performed after removing in advance at least a part of a region of the non-single-crystal semiconductor that corresponds to a region that should become a high-temperature part in the molten semiconductor when the non-single-crystal semiconductor is melted. A method for manufacturing a semiconductor device.
JP22633490A 1990-08-27 1990-08-27 Manufacture of semiconductor device Pending JPH04107815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22633490A JPH04107815A (en) 1990-08-27 1990-08-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22633490A JPH04107815A (en) 1990-08-27 1990-08-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04107815A true JPH04107815A (en) 1992-04-09

Family

ID=16843541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22633490A Pending JPH04107815A (en) 1990-08-27 1990-08-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04107815A (en)

Similar Documents

Publication Publication Date Title
US4596604A (en) Method of manufacturing a multilayer semiconductor device
JPH11145436A (en) Laminated soi substrate and manufacture thereof
JPH04107815A (en) Manufacture of semiconductor device
JP2699325B2 (en) Method for manufacturing semiconductor device
JPS6342417B2 (en)
JPH0235457B2 (en) HANDOTAISOCHINOSEIZOHOHO
JPS63126262A (en) Manufacture of 3-dimensional semiconductor integrated circuit
JPS58184720A (en) Manufacture of semiconductor film
JPS61166074A (en) Insulated gate type transistor and manufacture thereof
JPH0251280A (en) Pn junction type diode and its manufacture
JPS62130510A (en) Manufacture of semiconductor substrate
JPS60147136A (en) Electrode and wiring for semiconductor device
JPH04214615A (en) Manufacture of semiconductor device
JPS61201414A (en) Manufacture of semiconductor single crystal layer
JP2000353755A (en) Manufacture of semiconductor device
JPS61295623A (en) Formation of semiconductor thin film
JPH0582733B2 (en)
JPH0574218B2 (en)
JPH0573324B2 (en)
JPS63108A (en) Manufacture of semiconductor element
JPS5939023A (en) Manufacture of semiconductor thin film
JPS63246813A (en) Manufacture of semiconductor element
JPS60140812A (en) Manufacture of semiconductor device
JPS60126814A (en) Manufacture of semiconductor device
JPS60210833A (en) Manufacture of semiconductor device