JPS63246813A - Manufacture of semiconductor element - Google Patents

Manufacture of semiconductor element

Info

Publication number
JPS63246813A
JPS63246813A JP8229087A JP8229087A JPS63246813A JP S63246813 A JPS63246813 A JP S63246813A JP 8229087 A JP8229087 A JP 8229087A JP 8229087 A JP8229087 A JP 8229087A JP S63246813 A JPS63246813 A JP S63246813A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon layer
seed
layer
recrystallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8229087A
Other languages
Japanese (ja)
Inventor
Tomohiro Funahashi
舟橋 知弘
Tetsuo Fujii
哲夫 藤井
Akira Kuroyanagi
晃 黒柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP8229087A priority Critical patent/JPS63246813A/en
Publication of JPS63246813A publication Critical patent/JPS63246813A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PURPOSE:To improve quality of a silicon layer recrystallized on an insulation layer and reduce the amount of oxidation for insulation by forming an extremely thin polycrystalline silicon layer on a seed part and then recrystallizing the polycrystal silicon layer. CONSTITUTION:A polycrystalline silicon layer 5 is formed on Si3N4 film 4 in the thickness of 0.5 mum, the polycrystalline silicon layer 5 on a seed part 2 is removed by etching and thereafter a thin polycrystalline silicon layer 6 of about 0.2 mum is deposited on the seed part 2 and polycrystalline silicon layer 5. Next, the polycrystalline silicon layers 5, 6 are irradiated with laser or elec tron beam for melting and recrystallization. Here, the polycrystalline silicon layer 6b on the oxide film 3 other than the seed part 2 recrystallizes the polycrystalline silicon layer 5 with the recrystal having good crystal property on small seed part 2 considered as a seed crystal and therefore a recrystallized layer having good crystal property can be obtained. Accordingly, recrystallization of polycrystal silicon on the seed part can be obtained with good property and the crystal property of single crystal silicon to be recrystal lized in the lateral direction can be improved.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は5ol(Silicon On In5ura
tor)構造の半導体素子におけるシリコン層の再結晶
化方法の改良に関する。
The present invention is based on 5ol (Silicon On In5ura).
The present invention relates to an improvement in a method for recrystallizing a silicon layer in a semiconductor device having a tor) structure.

【従来技術】[Prior art]

従来、S旧構造の半導体素子におけるシリコン層の再結
晶化方法として、単結晶シリコン基板上に、再結晶時に
種結晶となる単結晶シリコンが露出したシード部を残し
、残部に5iOi等の絶縁層を形成した後、窓部及び絶
縁膜上に多結晶シリコン層を堆積して該多結晶シリコン
層を再結晶化する方法が考えられている。そして、この
再結晶化によって得られた単結晶シリコン層にトランジ
スタ等の能動層を拡散等により形成している。
Conventionally, as a method for recrystallizing a silicon layer in a semiconductor device with an S old structure, a seed part is left on a single-crystal silicon substrate where single-crystal silicon, which will become a seed crystal during recrystallization, is exposed, and the remaining part is covered with an insulating layer such as 5iOi. A method has been considered in which after forming a polycrystalline silicon layer, a polycrystalline silicon layer is deposited on the window portion and the insulating film, and the polycrystalline silicon layer is recrystallized. Then, an active layer such as a transistor is formed by diffusion or the like in the single crystal silicon layer obtained by this recrystallization.

【発明が解決しようとする問題点】[Problems to be solved by the invention]

ところが、従来の再結晶化の方法では、シード部上と絶
縁層上において、均一に能動層を形成し得る0、5〜0
.7膚の厚さに多結晶シリコン層を形成し、その後にシ
ード部上の厚い多結晶を一度に再結晶化させ、続いて横
方向に絶縁層上の多結晶シリコンを再結晶化させている
ため、シード部上において歪みが発生し易く、シード部
上に発生した歪みが横方向に伝搬し能動層の品質が低下
してしまう。更に、基板と再結晶化層の絶縁をするため
に行う酸化の量が多くなってしまうという問題がある。 本発明は、上記の問題点を解決するために成されたもの
であり、その目的とするところは、絶縁層上に再結晶化
されるシリコン層の品質を向上させること、及び絶縁を
するために行う酸化の量を減らすことである。
However, in the conventional recrystallization method, it is possible to uniformly form an active layer on the seed part and the insulating layer.
.. A polycrystalline silicon layer is formed to the thickness of 7 skins, then the thick polycrystalline on the seed part is recrystallized at once, and then the polycrystalline silicon on the insulating layer is laterally recrystallized. Therefore, strain is likely to occur on the seed portion, and the strain generated on the seed portion propagates laterally, degrading the quality of the active layer. Furthermore, there is a problem in that the amount of oxidation performed to insulate the substrate and the recrystallized layer increases. The present invention has been made to solve the above problems, and its purpose is to improve the quality of the silicon layer recrystallized on the insulating layer and to provide insulation. The goal is to reduce the amount of oxidation that takes place.

【問題点を解決するための手段】[Means to solve the problem]

上記問題点を解決するための発明の構成は、単結晶シリ
コン基板の主面に再結晶時に種結晶となるシード部を残
し残部に絶縁層を形成し、前記シード部及び前記絶縁層
上に多結晶シリコン層を形成し、該多結晶シリコン層を
再結晶化する半導体素子の製造方法において、少なくと
も前記シード部上に形成する多結晶シリコン層を極薄く
形成し、該シード部上に形成された多結晶シリコン層か
ら横方向に再結晶化させることを特徴とする。
The structure of the invention for solving the above problems is to leave a seed part that becomes a seed crystal during recrystallization on the main surface of a single crystal silicon substrate, and form an insulating layer in the remaining part, and to form a multilayer film on the seed part and the insulating layer. In a method of manufacturing a semiconductor device in which a crystalline silicon layer is formed and the polycrystalline silicon layer is recrystallized, an extremely thin polycrystalline silicon layer is formed on at least the seed portion, and the polycrystalline silicon layer is formed on the seed portion. It is characterized by horizontal recrystallization from a polycrystalline silicon layer.

【作用】[Effect]

本発明方法では上記の如くシード部上に堆積する多結晶
シリコン層を極薄く形成しているので、シード部上の多
結晶シリコンの再結晶化が高品質で行われ、それに伴い
横方向に再結晶化される単結晶シリコンの結晶性が向上
する。
In the method of the present invention, the polycrystalline silicon layer deposited on the seed part is formed extremely thin as described above, so that the polycrystalline silicon on the seed part is recrystallized with high quality, and the polycrystalline silicon layer deposited on the seed part is recrystallized with high quality. The crystallinity of single crystal silicon to be crystallized is improved.

【実施例】【Example】

以下、本発明を具体的な実施例に基づいて説明する。第
1図は、本第1実施例方法の各製造工程における半導体
素子の構成を示した断面図である。 第1図(a>において1は単結晶シリコン基板であり、
その主面上には再結晶化時の種結晶となるシード部2以
外は絶縁層としてLocos酸化によって1μmの厚さ
に酸化膜(SiO=)3が形成される。 そして、その酸化[3上には厚さ60人のS+aN4#
4がLPCVD法により全面に形成される。次に、第1
図(b)に示すように、5isN4WX4上に0.5μ
mの厚さに多結晶シリコン層5が形成される。そして、
第1図(C)に示すように、多結晶シリコン層5上にレ
ジストを塗布しフォトリソグラフィによりシード部2に
当たる部分のレジストを除去した後、シード部2の上に
堆積されている多結晶シリコン層5がエツチングにより
除去される。ここで、酸化膜(Si口、)3上のSI3
N4膜4は、アニール時のSiとSi口、との濡れ性を
良くするためのものであり、シード部2上の5isN4
#4は、シード部2上の多結晶シリコン層5をエツチン
グ時に単結晶のシード部2を守るためのものとなる。次
に、第1図(d)に示すようにシード部2上の5158
4M4を高温のリン酸でエツチングして除去し、第1図
(e)に示すように、厚さ約0.2μIの薄い多結晶シ
リコン6をシード部2の上と先に形成された多結晶シリ
コン層5の上に堆積する。この薄い多結晶シリコン層6
は先に形成された多結晶シリコン層5の上の全面には形
成しなくともシード部2上に形成された多結晶シリコン
層6aが多結晶シリコン層5と接合すれば良い。次に、
第1図(f)に示すように、多結晶シリコン層5.6に
レーザ又は電子ビームを照射して溶解再結晶化させる。 この際、溶解した多結晶シリコン層6のうち、シード部
2上の薄い多結晶シリコンFF6aの単結晶シリコン基
板1への熱の流れが大きいため、薄い多結晶シリコン層
6aが先に固化するが、その部分は薄いために粒界が発
生し難い。したがって、シード部2上以外(酸化膜3上
)の多結晶シリコン層6bは、結晶性が良く且つ小さい
シード部2上の再結晶を種結晶として多結晶シリコン層
5を再結晶化できるので、結晶性の良い再結晶層を得る
ことができる。尚、シード部2上に形成される多結晶シ
リコン層6aの厚さは、能動領域となる再結晶層の厚み
の半分以下になるように設定した場合、特に良好な結果
が得られる。 この再結晶層上に能動素子等が作成されるが、その1方
法を第2図を参照して説明する。 第2図(a)に示すように酸化[3上に再結晶層7が形
成されており、その再結晶層7にトランジスタ等の素子
が形成されるが、その形成される部分を孤立化するため
に、その周囲にLocos酸化により絶縁層8a、8b
が形成される。この際、絶縁層8aの酸化は、シード部
2上の多結晶シリコン層6aの厚みが従来と比較して薄
くなっているので、その分、酸化の量は少なくて済む。 次に、第2図(b)に示すように、リンを150keV
で1×10”doae 〜5X10I2doseだけイ
オン打ち込みし、N型ウェル層71を形成する。そして
、第2図(C)に示すように、そのN型ウェル層71上
に厚さ約850人のゲート酸化M9を形成する。次に、
そのゲート酸化膜9上に、厚さ約3500人のドープト
多結晶シリコンを堆積し、レジストを塗布しフォトリソ
グラフィによりゲート部以外のレジストを除去した後エ
ツチングによって、第2図(d)に示すように多結晶シ
リコンゲート10を形成する。次に、第2図(e)に示
すようにその多結晶シリコンゲート10上及びゲート酸
化膜9上にレジストを載せフォトリソグラフィによって
、ソース・ドレイン部のレジストを除去した後、ホウ素
を25keVでI X 10”doseだけ打ち込み、
P型ソース11とP型ドレイン12を作る。次に、第2
図(、f)に示すように表面層の上にIIPSGF! 
13を厚さ約7000人だけ堆積する。次に、そのll
PSG層13にレジストを載せ、フォトリソグラフィに
よってコンタクト穴を形成する部分のみレジストを除去
し、エツチングによってコンタクト穴14を形成し、更
に、コンタクト穴14の下の酸化膜9もエツチングで除
去する。その後、第2図(g)に示すように、Al−5
iを厚さ約1.0μmにスパッタにより蒸着して電極1
5を形成すると共に、Al−5i蒸着層の上にレジスト
を塗布しフォトリソグラフィにより、配線に必要な部分
以外のレジストを除き、エツチングによりアルミ配線層
を形成する。 次に第2実施例について説明する。 第3図(a)に示すように、Locos酸化によりシリ
コン基板1上にシード部2上では薄く、他の部分では厚
く酸化膜3を形成する。その後、!3図(b)に示すよ
うに、その酸化膜3上に多結晶シリコン層5が堆積され
、第3図(C)に示すようにシード部2の上方に位置す
る多結晶シリコン層5がエツチングされる。第1実施例
では513N4 Mlを多結晶シリコン層5のエツチン
グ時のシード保護膜として使ったが、ここではシード部
2上の酸化膜3が保護膜として使用される。次に、第3
図(C)、(d)に示すように、エツチングによりこの
シード部2上の酸化膜3aを除去した後、第3図(e)
に示すように厚さ約0.1μmの薄い多結晶シリコン層
6を形成する。この後、vJ1実施例と同様に多結晶シ
リコン層5と6の溶融再結晶化が行われる。 本実施例の方法は、Si、N4膜が使えない場合には有
効な方法である。 次に第3実施例について説明する。 第1実施例と同様に、yg4図(a)に示すように、シ
ード部2を残して残部の単結晶シリコン基板1の表面を
Locos酸化して酸化[3を形成する。 そして、酸化膜3上に厚さ、約0.6μmの多結晶シリ
コン層5を形成する。次に、944図(b)に示すよう
に、シード部2上の多結晶シリコン層5が薄く残るよう
にLocos酸化して酸化部51を形成する。次に、第
4図(c)に示すように、5I02、エツチングにより
この酸化部51を除去して、シード部2の上部の多結晶
シリコン層5を薄く形成する。その後は、第1実施例と
同様にして製造することができる。 次に、第4実施例について説明する。 第5図(a)に示すように、単結晶シリコン基板1の主
面上に、Locos酸化により、厚さ、約1μmの酸化
#!3を形成し、シード部2の上方の酸化膜3を5in
sエツチングにより露出させ、シード部2及び酸化膜3
上に厚さ約0.1μlの薄い多結晶シリコン層20を形
成し、その薄い多結晶シリコン層20をレーザ照射によ
って再結晶化させる。次に、第5図(b)に示すように
、再結晶化された再結晶シリコン層2Oa上に、厚声約
0.1μmの薄い多結晶シリコン層21を形成し、レー
ザ照射によりこの多結晶シリコン層21の再結晶化を行
う。この処理を繰り返してトランジスタ等の能動層を形
成できる厚さの単結晶シリコン層を得る。 上記の方法では、最初に再結晶化される多結晶シリコン
層20が薄く形成されているため、この多結晶シリコン
層20が再結晶する場合に、歪み、結晶粒界の発生が少
なくなり結晶性が向上する。 更に、多結晶シリコン層20を再結晶化して得られた再
結晶シリコンFJ 2 Oa上に更に多結晶シリコンを
堆積して再結晶化する場合に、全体がシード゛となるた
め、その再結晶層の結晶性が良くなる。 また、再結晶シリコン層2Oa上に更に単結晶シリコン
層を形成する場合には、再結晶シリコンJi320aを
シードとしてその上に単結晶シリコンをエピタキシャル
成長させて形成しても良い。
The present invention will be described below based on specific examples. FIG. 1 is a sectional view showing the structure of a semiconductor element in each manufacturing process of the method of the first embodiment. In FIG. 1 (a>, 1 is a single crystal silicon substrate,
On the main surface, an oxide film (SiO=) 3 with a thickness of 1 μm is formed as an insulating layer by Locos oxidation, except for the seed portion 2 which will serve as a seed crystal during recrystallization. Then, the oxidation [3 has a thickness of 60 people S+aN4#
4 is formed on the entire surface by the LPCVD method. Next, the first
0.5μ on 5isN4WX4 as shown in figure (b)
A polycrystalline silicon layer 5 is formed to a thickness of m. and,
As shown in FIG. 1(C), after applying a resist on the polycrystalline silicon layer 5 and removing the resist in the portion corresponding to the seed portion 2 by photolithography, the polycrystalline silicon layer 5 is deposited on the seed portion 2. Layer 5 is removed by etching. Here, SI3 on the oxide film (Si port) 3
The N4 film 4 is used to improve the wettability between Si and the Si opening during annealing, and the 5isN4 film on the seed part 2
#4 serves to protect the single crystal seed portion 2 when the polycrystalline silicon layer 5 on the seed portion 2 is etched. Next, as shown in FIG. 1(d), 5158 on the seed part 2 is
4M4 is removed by etching with hot phosphoric acid, and as shown in FIG. Deposit on silicon layer 5. This thin polycrystalline silicon layer 6
It is not necessary to form the polycrystalline silicon layer 6a on the entire surface of the previously formed polycrystalline silicon layer 5 as long as the polycrystalline silicon layer 6a formed on the seed portion 2 is bonded to the polycrystalline silicon layer 5. next,
As shown in FIG. 1(f), the polycrystalline silicon layer 5.6 is irradiated with a laser or an electron beam to melt and recrystallize it. At this time, among the melted polycrystalline silicon layers 6, the flow of heat from the thin polycrystalline silicon FFs 6a on the seed portion 2 to the single crystal silicon substrate 1 is large, so the thin polycrystalline silicon layers 6a solidify first. , grain boundaries are less likely to occur in that part because it is thin. Therefore, the polycrystalline silicon layer 6b other than on the seed part 2 (on the oxide film 3) has good crystallinity and can recrystallize the polycrystalline silicon layer 5 using the small recrystallization on the seed part 2 as a seed crystal. A recrystallized layer with good crystallinity can be obtained. Note that especially good results can be obtained when the thickness of the polycrystalline silicon layer 6a formed on the seed portion 2 is set to be less than half the thickness of the recrystallized layer serving as the active region. Active elements and the like are formed on this recrystallized layer, and one method will be described with reference to FIG. 2. As shown in FIG. 2(a), a recrystallized layer 7 is formed on the oxidized layer 7, and elements such as transistors are formed in the recrystallized layer 7, but the part where it is formed is isolated. Therefore, insulating layers 8a and 8b are formed around them by Locos oxidation.
is formed. At this time, since the thickness of the polycrystalline silicon layer 6a on the seed portion 2 is thinner than that in the conventional case, the amount of oxidation of the insulating layer 8a can be reduced accordingly. Next, as shown in Figure 2(b), phosphorus was heated to 150 keV.
Ion implantation is performed by 1×10”doae to 5×10I2dose to form an N-type well layer 71. Then, as shown in FIG. Form oxide M9. Next,
On the gate oxide film 9, doped polycrystalline silicon with a thickness of approximately 3500 nm is deposited, a resist is applied, the resist is removed from areas other than the gate portion by photolithography, and then etched as shown in FIG. 2(d). A polycrystalline silicon gate 10 is then formed. Next, as shown in FIG. 2(e), a resist is placed on the polycrystalline silicon gate 10 and the gate oxide film 9, and after removing the resist in the source and drain portions by photolithography, boron is irradiated at 25 keV. Input only X 10”dose,
A P-type source 11 and a P-type drain 12 are made. Next, the second
IIPSGF! on top of the surface layer as shown in figure (,f)!
13 to a thickness of about 7,000 people. Then the ll
A resist is placed on the PSG layer 13, and the resist is removed only from the portion where the contact hole is to be formed by photolithography, the contact hole 14 is formed by etching, and the oxide film 9 under the contact hole 14 is also removed by etching. After that, as shown in FIG. 2(g), Al-5
i to a thickness of approximately 1.0 μm by sputtering to form electrode 1.
At the same time, a resist is applied on the Al-5i vapor deposited layer, the resist is removed from areas other than those necessary for wiring by photolithography, and an aluminum wiring layer is formed by etching. Next, a second embodiment will be explained. As shown in FIG. 3(a), an oxide film 3 is formed on the silicon substrate 1 by Locos oxidation, which is thin on the seed portion 2 and thick on other portions. after that,! As shown in FIG. 3(b), a polycrystalline silicon layer 5 is deposited on the oxide film 3, and as shown in FIG. 3(c), the polycrystalline silicon layer 5 located above the seed portion 2 is etched. be done. In the first embodiment, 513N4 Ml was used as a seed protective film during etching of the polycrystalline silicon layer 5, but here the oxide film 3 on the seed portion 2 is used as a protective film. Next, the third
As shown in FIGS. 3(C) and 3(d), after removing the oxide film 3a on the seed portion 2 by etching, as shown in FIG.
A thin polycrystalline silicon layer 6 having a thickness of about 0.1 μm is formed as shown in FIG. Thereafter, polycrystalline silicon layers 5 and 6 are melted and recrystallized similarly to the vJ1 embodiment. The method of this embodiment is an effective method when Si and N4 films cannot be used. Next, a third embodiment will be described. As in the first embodiment, as shown in FIG. 4(a), the remaining surface of the single crystal silicon substrate 1, leaving the seed portion 2, is subjected to Locos oxidation to form oxidation [3]. Then, a polycrystalline silicon layer 5 having a thickness of about 0.6 μm is formed on the oxide film 3. Next, as shown in FIG. 944(b), an oxidized portion 51 is formed by Locos oxidation so that the polycrystalline silicon layer 5 on the seed portion 2 remains thin. Next, as shown in FIG. 4(c), this oxidized portion 51 is removed by etching 5I02 to form a thin polycrystalline silicon layer 5 above the seed portion 2. Then, as shown in FIG. After that, manufacturing can be carried out in the same manner as in the first embodiment. Next, a fourth example will be described. As shown in FIG. 5(a), the main surface of the single crystal silicon substrate 1 is oxidized to a thickness of about 1 μm by Locos oxidation. 3, and the oxide film 3 above the seed part 2 is 5 inches thick.
The seed part 2 and the oxide film 3 are exposed by etching.
A thin polycrystalline silicon layer 20 having a thickness of about 0.1 μl is formed thereon, and the thin polycrystalline silicon layer 20 is recrystallized by laser irradiation. Next, as shown in FIG. 5(b), a thin polycrystalline silicon layer 21 with a thickness of approximately 0.1 μm is formed on the recrystallized recrystallized silicon layer 2Oa, and this polycrystalline silicon layer 21 is formed by laser irradiation. The silicon layer 21 is recrystallized. This process is repeated to obtain a single crystal silicon layer having a thickness sufficient to form an active layer such as a transistor. In the above method, since the polycrystalline silicon layer 20 that is first recrystallized is formed thinly, when this polycrystalline silicon layer 20 is recrystallized, distortion and grain boundaries are less likely to occur, resulting in improved crystallinity. will improve. Furthermore, when further depositing polycrystalline silicon on the recrystallized silicon FJ 2 Oa obtained by recrystallizing the polycrystalline silicon layer 20 and recrystallizing it, the entire recrystallized silicon layer becomes a seed. crystallinity improves. Furthermore, when a single crystal silicon layer is further formed on the recrystallized silicon layer 2Oa, single crystal silicon may be epitaxially grown thereon using the recrystallized silicon Ji 320a as a seed.

【発明の効果】【Effect of the invention】

本発明は上述したように、シード部上に形成した多結晶
シリコン層を極薄く形成して、多結晶シリコン層を再結
晶化しているので、層の薄い多結晶シリコン層から再結
晶が開始されるため粒界、歪みの発生が防止される。ま
た、結晶性の高いシード部上の再結晶がシードとなり、
横方向に再結晶が進行するため、再結晶化して得られる
単結晶シリコン層の結晶性が向上する。
As described above, in the present invention, the polycrystalline silicon layer formed on the seed part is formed extremely thin and the polycrystalline silicon layer is recrystallized, so that recrystallization starts from the thin polycrystalline silicon layer. This prevents grain boundaries and distortion from occurring. In addition, the recrystallization on the highly crystalline seed part becomes a seed,
Since recrystallization progresses in the lateral direction, the crystallinity of the single crystal silicon layer obtained by recrystallization is improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(f)は本発明の具体的な一実施例にか
かる製造方法の各工程における半導体素子の断面図。第
2図(a)〜(g)は再結晶層上に能動素子等を形成す
る1方法の各工程における半導体素子の断面図。第3図
(a)〜(e)は第2実施例にかかる製造方法の各工程
における半導体素子の断面図。第4図(a)〜(c)は
第3実施例にかかる製造方法の各工程における半導体素
子の断面図。第5図(a)、(b)は第4実施例にかか
る製造方法の各工程における半導体素子の断面図である
。 1・・単結晶シリコン基板 2・・・・シード部 3 
°酸化[(Si口2)  4  ・Si、N4膜 5.
6 °多結晶シリコンFJ9°°°゛ゲート酸化膜 1
0 ・−多結晶シリコンゲート 11・−P型ドレイン
 12°°・P型ソー ス13−PBSG層 15−電
極 20a °−再結晶シリコン層 51 ・酸化部 特許出願人  日本電装株式会社 代 理 人  弁理士 藤谷 修 第3図     第5図 (c)
FIGS. 1(a) to 1(f) are cross-sectional views of a semiconductor element at each step of a manufacturing method according to a specific embodiment of the present invention. FIGS. 2(a) to 2(g) are cross-sectional views of a semiconductor device in each step of one method for forming active devices and the like on a recrystallized layer. FIGS. 3(a) to 3(e) are cross-sectional views of a semiconductor element at each step of the manufacturing method according to the second embodiment. FIGS. 4(a) to 4(c) are cross-sectional views of a semiconductor element in each step of the manufacturing method according to the third embodiment. FIGS. 5(a) and 5(b) are cross-sectional views of the semiconductor element at each step of the manufacturing method according to the fourth embodiment. 1...Single crystal silicon substrate 2...Seed part 3
°Oxidation [(Si port 2) 4 ・Si, N4 film 5.
6° Polycrystalline silicon FJ9°°°゛Gate oxide film 1
0 - Polycrystalline silicon gate 11 - P type drain 12° - P type source 13 - PBSG layer 15 - Electrode 20a ° - Recrystallized silicon layer 51 - Oxidation part Patent applicant Nippondenso Co., Ltd. Agent Patent attorney Osamu Fujitani Figure 3 Figure 5 (c)

Claims (3)

【特許請求の範囲】[Claims] (1)単結晶シリコン基板の主面に再結晶時の種結晶と
なるシード部を残し残部に絶縁層を形成し、前記シード
部及び前記絶縁層上に多結晶シリコン層を形成し、該多
結晶シリコン層を再結晶化する半導体素子の製造方法に
おいて、 少なくとも前記シード部上に形成する多結晶シリコン層
を極薄く形成し、該シード部上に形成された多結晶シリ
コン層から横方向に再結晶化させることを特徴とする半
導体素子の製造方法。
(1) Leaving a seed portion to serve as a seed crystal during recrystallization on the main surface of a single-crystal silicon substrate, forming an insulating layer on the remaining portion, forming a polycrystalline silicon layer on the seed portion and the insulating layer, and forming a polycrystalline silicon layer on the seed portion and the insulating layer. In a method for manufacturing a semiconductor device in which a crystalline silicon layer is recrystallized, an extremely thin polycrystalline silicon layer is formed on at least the seed portion, and recrystallization is performed laterally from the polycrystalline silicon layer formed on the seed portion. A method for manufacturing a semiconductor device, characterized by crystallization.
(2)前記シード部上に形成する多結晶シリコン層は前
記絶縁層上に形成する多結晶シリコン層よりも薄く形成
したことを特徴とする特許請求の範囲第1項記載の半導
体素子の製造方法。
(2) The method for manufacturing a semiconductor device according to claim 1, wherein the polycrystalline silicon layer formed on the seed portion is formed thinner than the polycrystalline silicon layer formed on the insulating layer. .
(3)前記シード部上及び前記絶縁層上に形成する多結
晶シリコン層は同一厚さに極薄く形成され、その多結晶
シリコン層を再結晶化し、その再結晶化された単結晶シ
リコン層をシードとして更にその単結晶シリコン層上に
多結晶シリコンを形成して再結晶化することを特徴とす
る特許請求の範囲第1項記載の半導体素子の製造方法。
(3) The polycrystalline silicon layers formed on the seed portion and the insulating layer are formed extremely thinly to the same thickness, and the polycrystalline silicon layer is recrystallized, and the recrystallized single crystal silicon layer is 2. The method of manufacturing a semiconductor device according to claim 1, further comprising forming polycrystalline silicon as a seed on the single crystal silicon layer and recrystallizing it.
JP8229087A 1987-04-02 1987-04-02 Manufacture of semiconductor element Pending JPS63246813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8229087A JPS63246813A (en) 1987-04-02 1987-04-02 Manufacture of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8229087A JPS63246813A (en) 1987-04-02 1987-04-02 Manufacture of semiconductor element

Publications (1)

Publication Number Publication Date
JPS63246813A true JPS63246813A (en) 1988-10-13

Family

ID=13770402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8229087A Pending JPS63246813A (en) 1987-04-02 1987-04-02 Manufacture of semiconductor element

Country Status (1)

Country Link
JP (1) JPS63246813A (en)

Similar Documents

Publication Publication Date Title
JPH0656882B2 (en) Method for manufacturing stacked MOS device
JPH0438141B2 (en)
JPS63246813A (en) Manufacture of semiconductor element
JPH01184957A (en) Manufacture of mos transistor
JP2689596B2 (en) Method for manufacturing semiconductor device
JPS63126262A (en) Manufacture of 3-dimensional semiconductor integrated circuit
US7397063B2 (en) Semiconductor device
JPH03291972A (en) Mos thin-film transistor
JP2699325B2 (en) Method for manufacturing semiconductor device
JPH0335821B2 (en)
JPS6235569A (en) Mis type transistor and manufacture thereof
JPS61125150A (en) Manufacture of three dimensional semiconductor device
JPH03284831A (en) Forming method for semiconductor thin-film
JPS61116821A (en) Formation of single crystal thin film
JP2605286B2 (en) Method for manufacturing semiconductor device
JPH0682685B2 (en) Method for manufacturing SOI structure MISFET
JPH0563195A (en) Ultrathin film transistor and manufacture thereof
JPS6055652A (en) Manufacture of semiconductor device
JPH04113677A (en) Thin film transistor and manufacture thereof
JPS60152066A (en) Field-effect type transistor
JPS63174309A (en) Manufacture of semiconductor device
JPH06244423A (en) Thin-film semiconductor device and its production
JPH04299518A (en) Semiconductor device and manufacture thereof
JPS63126261A (en) Manufacture of 3-dimensional semiconductor integrated circuit
JPS60113452A (en) Semiconductor device and manufacture thereof