JPH0410422A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0410422A
JPH0410422A JP11110590A JP11110590A JPH0410422A JP H0410422 A JPH0410422 A JP H0410422A JP 11110590 A JP11110590 A JP 11110590A JP 11110590 A JP11110590 A JP 11110590A JP H0410422 A JPH0410422 A JP H0410422A
Authority
JP
Japan
Prior art keywords
semiconductor device
sputter
wiring
stepped portion
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11110590A
Other languages
English (en)
Inventor
Satoru Kishimoto
悟 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11110590A priority Critical patent/JPH0410422A/ja
Publication of JPH0410422A publication Critical patent/JPH0410422A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体基板に形成されたスパッタ8102ヲ
異方性スパツタエツチング法によシエッチングする半導
体装置に関するものである。
〔従来の技術〕
第2図(1)〜(0)は従来の半導体装置の製造方法の
工程断面図である。図において、(1)は半導体基板、
(2)は絶縁膜、(3)はコンタクトホー〃段差部、(
7)は配線金属である。
次にその製造工程について説明する。
まず第2図(a)に示すように、半導体基板(1)上に
絶縁膜(2)を形成した後、露光・現像・エツチング等
によりコンタクトホー2段差部(3)を形成する(第2
図(b))o次いで、全面に配線金属(7)を形成する
(第2図(C))。
〔発明が解決しようとする課題〕
従来の配線金属は以上のように形成されていたので、段
差部において配線段切れが発生し信頼性が低下するなど
の問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、段差部の傾斜を緩やかにし配線段切れのない
半導体装置を得るととを目的とする0 〔課題を解決するための手段〕 この発明に係る半導体装置は、全面にスパッタSiO2
を形成した後、異方性スパッタエッチにより段差部にの
みスパッタ5to2を残すようにしたものである。
〔作用〕
この発明における半導体装置は、段差部のスパッタB1
02によ)傾斜が緩やかKなシ、配線段切れが無くなり
信頼性が向上する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図(1)〜(、e)はこの発明の半導体装置の一実施例
を示す工程断面図である。図中、符号は前記従来のもの
と同一符号は同一部分を示しその説明は省略する。
第1図において、(4)はスパッタ8102、(5)は
異方性スパッタイオンビーム、(6)は段差部スパッタ
SiO2を示す。
次に製造工程について説明する0 まず第1図(&)に示すように、半導体基板(1)上に
絶縁膜(2)を形成した後、露光・現像・エツチング等
によりコンタクトホール段差(3)を形成する(第1図
(b))o次いで第1図(0)のように、全面にスパッ
タ51o2膜(4)を形成し、さらに第1図(+1)の
如く、異方性スパッタエッチイオンビーム(5)を照射
し段差部スパッタSiO2膜を形成した後、配線金属(
7)を形成する(第1図(e))。
なお、上記実施例ではスパッタ5io2膜(4)を形成
した場合を示したが、段差部を完全に覆うことが出来る
絶縁膜であればどのようなものでも同等の効果を得るこ
とが出来る。
〔発明の効果〕
以上のようにこの発明によれは、半導体基板上の段差部
の傾斜を緩やかにしたので、配線段切れが無くなり信頼
性の高い半導体装置が得られるという効果がある。
【図面の簡単な説明】
第1図(&)〜(・)はこの発明の一実施例による半導
体装置の製造方法の工程断面図、第2図(&)〜(Q)
は従来の半導体装置の製造方法の工程断面図である。 図において、(1)は半導体基板、(2)は絶縁膜、(
3)はコンタクトホール段差部、(4)バスバッタ5i
02膜、(5) ハM 方性スパッタエツチングイオン
ビーム、(6)は段差部スパッタSiO2膜、(7)は
配線金属を示す。 なお、図中、同一符号は同一 または相当部分を示す0

Claims (1)

    【特許請求の範囲】
  1.  半導体装置の段差部に配線金属を形成する工程におい
    て、段差部にスパッタSiO_2を形成し段差部傾斜を
    緩くしたことを特徴とする半導体装置。
JP11110590A 1990-04-26 1990-04-26 半導体装置 Pending JPH0410422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11110590A JPH0410422A (ja) 1990-04-26 1990-04-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11110590A JPH0410422A (ja) 1990-04-26 1990-04-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0410422A true JPH0410422A (ja) 1992-01-14

Family

ID=14552528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11110590A Pending JPH0410422A (ja) 1990-04-26 1990-04-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0410422A (ja)

Similar Documents

Publication Publication Date Title
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPS5851412B2 (ja) 半導体装置の微細加工方法
US4525448A (en) Method of fabricating sub-half-micron-size gates on semiconductor substrates
JPH0410422A (ja) 半導体装置
JPH0551174B2 (ja)
JPS6115330A (ja) 半導体素子の製造方法
JPS61263138A (ja) 半導体装置の製造方法
JPS61281523A (ja) コンタクト形成法
JPS5832434A (ja) 半導体装置の製造方法
JPS59214228A (ja) 半導体装置の製造方法
JPH03268325A (ja) 半導体装置
JP2740292B2 (ja) 半導体素子の製造方法
JPH03254123A (ja) 選択エッチング方法
JPS6149439A (ja) 半導体装置の製造方法
JPH04158533A (ja) 化合物半導体装置の製造方法
JPS62274715A (ja) 半導体装置の製造方法
JPS62222657A (ja) 導体配線およびその形成方法
JPS63272050A (ja) 半導体装置の製造方法
JP2002170943A (ja) Soi基板製造におけるレジストパターンの形成方法
JPH0498832A (ja) 半導体装置の製造方法
JPS62114239A (ja) 半導体装置の製造方法
JPS6132427A (ja) 半導体装置の製造方法
JPS6022429B2 (ja) 集積化素子の作成方法
JPH02142124A (ja) 半導体装置の製造方法
JPH03257926A (ja) 半導体装置の製造方法