JPH04101668A - ゲート駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、インバータ装置のスイッチング半導体素子の
ゲート駆動回路に係り、さらに詳しくは、前記スイッチ
ング半導体素子が破壊した場合にその駆動回路を焼損か
ら保護するインバータ装置の保護回路を備えたゲート駆
動回路に関する。

〔従来の技術〕

この種のインバータ装置の回路構成を表すブロック図を
第３図［以下、従来例■というコに示す。

商用３相交流電源からの交流電圧をダイオードの３相ブ
リツジで形成する全波整流回路］で直流電圧に整流し、
平滑コンデンサ２を介して平滑な直流電圧に直して、３
相インバータ装置３０に供給し、３相インバータ装置３
０はスイッチング半導体素子３，４の直列接続の中点か
ら３相負荷例えば交流電動機５へ、任意の周波数、電圧
に変換された交流電圧が印加され、交流電動機５を駆動
する。

なお、３相インバータ装置３０は、絶縁ゲート２極形ト
ランジスタ［Ｉｎ５ｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏ
ｌｆｉｒＴｒａｎｓｉｓｔｅｒｌあるいは電界効果形ト
ランジスタ［Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉ
ｓｔｅｒ　］などが良く使われ、第３図などの図面では
絶縁ゲート２極形トランジスタＩＧＢＴ［３ｓはコレク
タ、３ｅはエミッタ。

３ｇはゲートであるコを表しており、コレクタ３Ｓとエ
ミツタ３ｅ間にダイオード３ｄを挿入接続し逆方向の環
流に対処しており、図示の絶縁ゲート２極形トランジス
タＩＧＢＴ３．４から成る１つのアームと同じ構成の２
つのアームをさらに電源および負荷に並列に接続された
３アームから形成されるブリッジ構成である。

スイッチング半導体素子３，４などは従来例■のゲート
駆動回路２２．２３などによりオン・オフが制御され、
負荷５を駆動しており、回路保護手段として直流電圧主
回路にＤＣヒユーズ２４゜シャント抵抗２５か設けられ
ている。

第４図は従来例■のゲート駆動回路２２あるいは２３の
回路構成図である。

図示しない制御回路からの駆動指令５０が制御回路とゲ
ート駆動回路とを絶縁するフォトカプラ６に与えられ、
その出力信号が駆動信号の波形整形のための帰還抵抗］
４と負荷抵抗７を持つ信号増幅トランジスタ８を介して
プッシュプル接続された駆動信号出力トランジスタ９，
１０からの駆動信号として出力し、ゲートに流入する電
流を制限する電流制限用抵抗１１を経て絶縁ゲート２極
形トランジスタ３あるいは４なとのゲートに加えられ、
またゲートとエミッタ間にはスイッチング半導体素子３
．４の動作安定化のための動作安定化抵抗１３が接続さ
れる。

このような従来例■のインバータ装置の過電流に対する
保護は、第３図の構成図に示すように平滑コンデンサ２
とスイッチング半導体素子３，４の中間に挿入接続され
たシャント抵抗２５がら過電流を検出し、スイッチング
半導体素子３，４などの駆動信号をすべてオフする手段
が行われている。

ところが、スイッチング半導体素子３，４などの異常な
温度上昇あるいは負荷５側の地絡や短絡などが発生した
場合は、前記シャント抵抗２５による過電流保護の方法
ではスイッチング半導体素子３．４などを保護できない
ことがある。

このような場合に１個のスイッチング半導体素子が破壊
すると、インバータ装置を構成する１つのアームにおけ
る上と下のスイッチング半導体素子が導通状態となり、
過電流が流れ、インバータ装置が焼損することになる。

この焼損事故からインバータ装置を保護するために、第
３図の構成図に表すように平滑コンデンサ２とスイッチ
ング半導体素子３，４の中間にＤＣヒユーズ２４を挿入
接続して、前述されたスイッチング半導体素子破壊時に
、ヒユーズ２４の溶断により焼損からインバータ装置を
保護している。

また、従来例■として特開昭５９−５７５２３号公報［
半導体スイッチ装置コかみられる。

この従来例■は、半導体素子（トランジスタ）の制御電
極（ベース）に駆動回路から制御信号を与えて作動させ
るようにした半導体スイッチ装置において、上記駆動回
路の出力端子間に接続されており、上記半導体素子（ト
ランジスタ）の破壊時に、上記出力端子間に加わる過大
電圧を低減する定電圧素子と、上記制御電極（ベース）
と上記定電圧素子の一端間に接続されており、上記定電
圧素子の動作に応動所定電流を超えると溶断し接続を開
路する抵抗素子とを備えた半導体スイッチ装置である。

〔発明が解決しようとする課題〕

しかしながら、従来例■におけるＤＣヒユーズ２４は直
流回路で使用されるために直流ヒユーズでなければなら
す、また、スイッチング半導体素子３．４などの焼損を
防止する目的であるため、即断ヒユーズでなければなら
ない。

この条件を満足するヒユーズは高価であり、またサイズ
も大きくなる。

このため、インバータ装置かコスト・アップとなり、ま
た小形化のネックとなっている。

なお、このＤＣヒユーズを省いて低コスト化を図る試み
もされているが、第４図の駆動回路の構成の場合は、ス
イッチング半導体素子３あるいは４などが破壊すると、
スイッチング半導体素子のゲートに主回路電圧による電
流が流れ込み、制限抵抗１１．安定化抵抗１３あるいは
駆動出力トランジスタ９，１０を焼損する。

さらに、従来例■は直流回路に直流電源と直流負荷とこ
の半導体スイッチ装置を直列接続したいわゆる直流回路
における単なる直流断続システムでのトランジスタのベ
ース駆動回路の保護に関するものであり、その適用半導
体スイッチとしては先のトランジスタの他にサイリスタ
、ターンオフサイリスタなどを想定しており、かつトラ
ンジスタ破壊時にも電源の全電圧が印加される回路構成
ではなく、負荷での電圧降下後の低減電圧がゲート駆動
回路に付加されることを前提にしており、本発明に係る
ＩＧＢＴ、ＦＥＴなどのスイッチング半導体素子のゲー
ト駆動回路には採用できない手段である。

ここにおいて、本発明は、従来例■にみられる直流主回
路にＤＣヒユーズを必要とせず、かつ従来例■の定電圧
素子を不要とし、簡潔でそのゲート駆動回路の保護に完
璧な、スイッチング半導体素子のゲート駆動回路を提供
することをその目的とする。

〔課題を解決するための手段〕

ここにおいて本発明は、上記目的を達成するために、 商用の交流電圧を整流する整流回路と、整流した直流電
圧を平滑する平滑コンデンサと、平滑された直流電圧を
オン・オフして任意の周波数、電圧の交流電圧に変換す
るスイッチング半導体素子からなるインバータ装置を駆
動する駆動回路において、 スイッチング半導体素子のゲートに接続される電流制限
用抵抗に、直列に過電流溶断特性を有する抵抗が挿入接
続される ことを特徴とするゲート駆動回路 であり、また 前記過電流溶断特性を有する抵抗としてヒユーズを適用
した 前項に記載のゲート駆動回路 であり、さらに 前記電流制限用抵抗とこれに直列接続される過電流溶断
特性を有する抵抗とが一体化されたヒユーズ抵抗とする 第１の項に記載のゲート駆動回路 てあり、さらにまた 前記スイッチング半導体素子のゲートとエミッタ間に接
続される安定化抵抗を、前記電流制限用抵抗の入力端と
前記スイッチング半導体素子のエミッタ間に接続した 第１の項に記載のゲート駆動回路である。

〔作　用〕

上記のような構成であるから、本発明は、前記スイッチ
ング半導体素子か過電流で破壊すると、このスイッチン
グ半導体素子を構成している素子のエミッタのポインデ
ィングが損失による発熱により断線［Ｂｉｎｄｉｎｇ　
ｒａｉ　１ｕｒｅ］　Ｌ、ゲートの接合が破壊して、主
回路電圧が駆動回路へ印加されるけれども、この主回路
電圧かヒユーズあるいはヒユーズ抵抗などに印加される
ために、ヒユーズあるいはヒユーズ抵抗などを瞬時に溶
断し、ゲート駆動回路を含む全ての制御回路を焼損がら
保護する。

また、安定化抵抗の取付は位置を変更したことにより、
前述の対策により、この安定化抵抗も同時に焼損から保
護することができる。

〔実施例〕

本発明の一実施例の回路構成を表すブロック図を第１図
に示す。

第２図はこの一実施例を適用した３相インバータ装置に
よる３相負荷駆動システムの回路構成図である。

全ての図面における同一符号は、同一もしくは相当部材
を表す。

第２図において、スイッチング半導体素子３あるいは４
は本発明になるゲート駆動回路２０あるいは２１により
オン・オフが制御される。

そして、平滑コンデンサ２と３相インバータ装置３０と
の間の直流主回路には従来例のシャント抵抗２５および
ＤＣヒユーズ２４などは挿入接続していない。

ところで、第２図において、スイッチング半導体素子３
あるいは４が過電流あるいは異常な発熱で破壊されると
、スイッチング半導体素子３および４が同時にオンとな
り、平滑コンデンサ２の電圧がスイッチング半導体素子
３および４の両端に印加される。

このとき、スイッチング半導体素子３および４には過大
な電流が流れ、スイッチング半導体素子３および４のエ
ミッタのリード線が溶断することがある。

一旦、エミッタのリード線が溶断すると、前記平滑コン
デンサ２の電圧かスイッチング半導体素子３および４の
ゲート端子に印加される。

この現象は、すなわち、ゲート駆動回路２０あるいは２
１へ、このコンデンサ電圧が印加されることである。

ここで、第１図のゲート駆動回路２０あるいは２１の詳
細な構成図について、説明をする。

本発明は、スイッチング半導体素子３．４などのゲート
３ｇに接続される電流制限用抵抗１１に、直列に過電流
溶断特性を有する抵抗１２か挿入接続されることを主た
る要旨とするものである。

この一実施例においては、前記過電流溶断特性を有する
抵抗として、ゲート駆動回路２０あるいは２１を十分に
保護できる電流を越えると即時に溶断するヒユーズ１２
でよい。

さらに、本発明の他の実施例として、前記電流制限用抵
抗とこれに直列接続される過電流溶断特性を有する抵抗
とが一体化された、つまり電流制限用抵抗１１とヒユー
ズ１２を一物体とした、つまりゲート駆動回路２０ある
いは２１からの過電流電流を制限する電流制限用抵抗と
しても作用し、かつスイッチング半導体素子３．４の破
壊したときの平滑コンデンサ２の電圧に基づく過電流に
対しては即時に溶断するヒユーズの作用も兼ね備えるヒ
ユーズ抵抗［図示せずコとすることで、占積率の縮小化
を図ることもできる。

さらに、本発明の別の実施例として、第１図に表すよう
に、スイッチング半導体素子３．４のゲートとエミッタ
間に接続される安定化抵抗１３［第４図に図示しである
コを、電流制限用抵抗１１の入力端とスイッチング半導
体素子３．４のエミツタ３ｅ間に接続して、回路の簡略
化を図っている。

このように、スイッチング半導体素子３，４などが破壊
し、ゲート駆動回路２０あるいは２１などに主回路電圧
［平滑コンデンサ２の電圧〕が印加されても、本発明に
なるゲート駆動回路２０あるいは２１などのヒユーズ溶
断により、回路の焼損から保護することができる。

しかして、本発明の説明は３相インバータ装置について
行ったが、これに限るものでなく、この種のスイッチン
グ半導体素子を駆動するゲート駆動回路に適用できるこ
とは、自明である。

〔発明の効果〕

かくして、本発明によれば、スイッチング半導体素子の
オン・オフを司るゲート駆動回路におけるスイッチング
半導体素子の破壊が生起したときにも、取換え自在なヒ
ユーズの即時溶断により、ゲート駆動回路までも主回路
電圧の印加に基づく焼損する重大事故に至ることが完全
に保護防止することが可能となり、スイッチング半導体
素子により駆動される装置の稼働率の向上ならびに負荷
駆動の信頼性が著しく増大する。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成を表すブロック図
、第２図は本発明を適用した３相負荷が駆動される回路
構成ブロック図、第３図と第４図は従来例の説明図であ
る。 １・・・整流回路 ２・・・平滑コンデンサ ３．４・・・スイッチング半導体素子（例えば、ＢＴ、
ＦＥＴなど） ３ｄ、４ｄ・・・ダイオード ５・・・負荷 ６・・・ホトカプラ ７．１４・・・抵抗 ８．９．１０・トランジスタ １１・・・電流制限用抵抗 １２・・・ヒユーズ １３・・・安定抵抗 ２０．２１・・本発明のゲート駆動回路２２．２３・・
・従来例のゲート駆動回路。

Claims (1)

1. 【特許請求の範囲】 １、商用の交流電圧を整流する整流回路と、整流した直
   流電圧を平滑する平滑コンデンサと、平滑された直流電
   圧をオン・オフして任意の周波数、電圧の交流電圧に変
   換するスイッチング半導体素子からなるインバータ装置
   を駆動する駆動回路において、 スイッチング半導体素子のゲートに接続される電流制限
   用抵抗に、直列に過電流溶断特性を有する抵抗が挿入接
   続される ことを特徴とするゲート駆動回路。 ２、前記過電流溶断特性を有する抵抗としてヒューズを
   適用した 請求項１記載のゲート駆動回路。 ３、前記電流制限用抵抗とこれに直列接続される過電流
   溶断特性を有する抵抗とが一体化されたヒューズ抵抗と
   する 請求項１記載のゲート駆動回路。 ４、前記スイッチング半導体素子のゲートとエミッタ間
   に接続される安定化抵抗を、前記電流制限用抵抗の入力
   端と前記スイッチング半導体素子のエミッタ間に接続し
   た 請求項１記載のゲート駆動回路。