JPH0410132A - ファジィ演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はファジィ演算処理装置に関し、特にファジィ
演算の高速処理化に改良を加えられたファジィ演算処理
装置に関する。

（従来の技術） 従来のファジィ演算処理装置では、高速演算を実現する
ために各ルール毎にファジィ処理回路を設け、複数のル
ールを同時処理（並列処理）することにより高速演算を
実現していたが、このような構成では回路構成が複雑か
つ大規模になり、装置が高価になる。

そこで、ファジィ演算の実行順序でファジィルールをル
ールメモリに格納しておき、ルールメモリ中からルール
を順次読み出して演算することによりファジィ演算を行
う、いわは直列処理型の演算装置が提案されている。

今これを第８図〜第１０図を参照しながら説明すると、
第８図に示すこときルールＲ，，Ｒ２゜・・に基づいて
ファジィ演算を行う場合、第９図に示すルールメモリ１
２を作り、ファジィ演算を行っていた。

すなわち、ルールＲの場合、利用されるメンバーシップ
関数の入力ポートナンバーをＩＮＦＯ１適用されるメン
バーシップ関数のラベルナンバーを０とすると、条件部
でＩＮＰＯ＝０とＩＮＰＩ＝１の２つの条件に基づいて
条件処理（適合度の演算）をする場合、ルールＲ１に対
応して第９図のルールメモリ１２に処理識別コード欄１
３および処理情報欄１４を設け、アトルス１５部分にル
ールＲ，の処理識別コード及び処理情報を書き込む。

一方、第１０図は第９図に示したルールメモリ１２に基
づいてファジィ演算を行う場合の処理手順を示すフロー
チャートであるが、この場合、まずルールメモリ１２を
読み出しくステップ１００）、次に処理識別コード桐１
３のコードが条件処理コードであるか否かの判別をする
（ステップ１１０）。

ここで、識別コード欄１３に記入された識別コードが条
件処理なら、該当する条件の適合値演算を行い（ステッ
プ１２０）、所定の条件処理をする（ステップ１３０）
。

こうして、ステップ１２０．１３０の処理により１つの
条件処理が終了すると、ルールメモリカウンタをインク
リメントする（ステップ１６０）。

一方、ステフジ１１００判断で処理識別コード欄１３の
識別コードが条件処理コードでないならば、さらに結論
処理コードであるか否かが調べられ（ステップ１４０）
、結論処理コードなら、ステップ１２０，１３０の処理
で得られた条件処理情報に基づいて結論処理を行う（ス
テップ１５０）そして、この場合もルールメモリカウン
タをインクリメントしてステップ１００の処理に戻る。

一方、ルールメモリ１２中の全ての条件処理。

結論処理が終了したらステップ１７０に進み、処理識別
コード８１３の識別コードが確定処理であるか否かが調
べられる（ステップ１７０）。

ここで、確定処理なら、各ルールでの結論処理情報に基
づいて確定演算処理を行い、プロゲラｔ、を終了する（
ステップ１８０．１９Ｑ）。

なお、ステップ１７０の判定がＮｏなら、ＮＧ処理をし
、警報等を発する。

以上が従来例における直列処理型の演算方式である。

（発明が解決しようとする課題） ところで、各ルールＲ，，Ｒ２・・・の中の条件には、
第８図に示すＩＮＦＯ＝０の如く、ルールＲ１、Ｒ２に
共通の条件がある。

この場合、第９図に示す如く、ルールメモリ１２上には
、ａ、　　ｂの如く、同一の条件処理情報か重複して記
述される。

これは、ステップ１１０の判断か条件処理コードなら、
同一の条件処理をルールメモリ１２に従って複数回行う
ことを意味し、結果として演算処理時間が長くなるとと
もに、複数回演算される条件のメンバーシップ関数の形
状が複雑な場合、この欠点が更に顕著になるという不具
合があった。

この発明は、上記の如き従来の課題に鑑みてなされたも
ので、その目的とするところは、直列方式の演算装置で
あって、しかも高速演算処理が可能なファジィ演算処理
装置を提供することにある。

（課題を解決するための手段） この発明は、−１−配回的を達成するために、ルールメ
モリを順次読み出し、ルール条件部の適合度を順次演算
しつつファジィ演算をするファジィ演算処理装置におい
て、 異なる条件の適合度のみ格納された条件部適合値メモリ
を設け、条件部の適合度演算において同一条件の重複し
た適合度演算を回避することを特徴とする。

（作用） この発明では、異なる条件の適合度のみ格納する条件部
適合値メモリを設け、条件部の適合度演算において、同
一条件の重複した適合度演算を回避するので、各ルール
の条件部に共通して存在する条件の演算処理は１間限り
で済み、ファジィ演算の高速処理か可能となる。

（実施例の説明） 以下、この発明を図面に基ついて説明する。

第１図はこの発明が適用された実施例の全体構成を示す
ブロック図である。

同図に示すことく、ファジィ演算処理装置２０は、制御
回路１と、この制御回路１とデータバス１０および制御
バス１１を介して接続されたルールメモリ２１条件部適
合値メモリ３．メンバーシップ関数メモリ４．演算部５
および入出力レジスタ６より構成され、入出力レジスタ
６には入力デ−タ７か人力されるとともに、出力データ
８が出力され、また制御バス１１からは制御信号９が出
力されている。

なお、この実施例においても、ルールメモリ２には第８
図と間柱のルールＲ，，Ｒ２・・・が格納されているも
のとする。

ところで、この実施例では、演算部５で一度演算した条
件部の適合値は条件部適合値メモリ３に格納しておき、
再度同一条件の演算を行う場合は、既に条件部適合値メ
モリ３に格納された条件部適合値を利用することにより
演算スピードの高速化を図っている。

そこで、条件部適合１直メモリ３は第２図に示すごとく
構成され、各アドレスは同一の人力ポートナンバーを有
するグループ毎に、３１．　３２．・・・Ｎとならべら
れるとともに、同一の人力ポートナンバーを有するグル
ープでは、３１ａ、３１ｂ・・・３１Ｍとラベルナンバ
ー順に並べられている。

一方、第３図にはルールメモリ２が示されており、例え
ばルールＲ１の処理情報が格納されるアドレス部分１５
てあって処理識別コード欄１３の識別コードか条件処理
コードであるアドレス部分１６には、処理情報欄１４に
加えて同一条件識別コード欄１７が設けられ、第１回目
の条件処理情報か記入される２１，２２．２４の同一条
件識別コード欄１７には同一条件識別コードｒＯＪが記
入される戸共に、２１のアドレスと同一の条件処理情報
が記入される２３のアドレスには、既に同一の条件処理
がなされたことを表示するために、「１」の同一条件識
別コードが記入されるよう構成されている。

以Ｊ−が本実施例の構成であるが、次によ制御部１て実
行される演算処理手順を第４図を参照しながら説明する
。

まず、プログラムかスタートされると、ルールメモリ２
を読み出しくステップ４００）、次に条件処理コードで
あるか否かの判別処理がなされる（ステップ４０２）。

ここで、条件処理コードなら（ステップ４０２てＹＥＳ
）　、同一条件についての初めて処理であるか否かがル
ールメモリ２の同一条件識別コード欄１７のコードを参
照して判断される（ステップ４０４）。

ここで、識別コードが０で初回処理と判別されると、つ
づいて条件部適合値演算を行うとともに（ステップ４０
６）、演算結果を条件部適合値メモリ３の所定エリアに
書き込む（ステップ４０８）一方、同一条件識別コード
が１で、ステップ４０４で初回処理でないと判別される
と（ステップ４０４てＮＯ）、条件部適合値メモリ３よ
りすでに演算部の該当する適合値を読み出しくステップ
４１０）、これによって条件処理を行う（ステップ４１
２）。

なお、同図においてステップ４１４以下の部分は第１０
図のステップ１４０以下の部分と同一なので、重複説明
は省略する。

以上説明したように、この実施例では第１回目の条件処
理では適合値の演算処理が実行されるごとに演算結果を
条件部適合値メモリ３中に格納するとともに、再度同一
の条件処理をする場合には、すてに条件部適合値メモリ
３中に格納されている適合値データを読み出して条件処
理をするもので、同一条件の重複した演算処理を回避で
き、ファジィ演算の高速化を実現できるという効果を有
する。

次にこの発明の第２の実施例を第５図〜第７図を参照し
なから説明する。

ところで、この実施例では、まず全ての条件部適合度の
演算を実行して第２図に示す如き条件部適合値メモリ３
を完成させ、ルールメモリにはこのようにして作成され
た条件部適合値メモリ中におけるアドレス情報を書き込
むようにしており、同一の条件処理をする場合には既に
作成されている条件部適合値メモリ中の該当するアドレ
ス情報を読み出すことによって演算処理の高速化を図っ
ている。

すなわち、第５図には本実施例に使用されるルールメモ
リ３２が示されており、この例では、条件処理コードの
場合、情報処理欄１４には条件部適合値メモリ３に格納
された各条件のアドレス情報が書き込まれるようになさ
れている。

次に、第６図を参照しながら第２の実施例の全体的な処
理手順を説明する。

プロクラムかスタートされると、まず第２図に示すごと
き条件部適合値メモリ３が後に詳述する処理手順で作成
される（ステップ７００）。

次に、第５図に示したルールメモリ３２を参照して（ス
テップ６０２）、処理識別コード欄１３のコードが条件
処理コードであるか否かが調べられる（ステップ６０４
）。

ここで、条件処理コードなら（ステップ６０４でＹＥＳ
）　、ルールメモリ３２に記述された情報処理欄１４の
アトルス情報に基づいて、条件部適合値メモリ３中から
該当する条件部適合値を読み出す（ステップ６０６）。

こうして、更にステップ６０８以下の処理がなされるが
、同図においてステップ６０８以下の処理は既に述べた
第１０図のステップ１３０以下の処理と全く同一なので
、重複した説明は省略する。

次に、第７図を参照しながら第６図のステップ６００に
おける条件部適合値メモリ作成の処理手順を詳述する。

この処理では、ます人力ポートナンバーの最大値Ｎ、。

、と、入力ポートＮにおける最大ラベル数ＮＬ、ｎａ、
を設定する（ステップ７００）。

次に人力ポートナンバー〇をＮ、メンパーンツブ関数の
ラベルナンバー〇をＮＬとして（ステップ７１０）、入
ツノポートナンバーＮがＮ−１を越えるか否かを調べる
（ステップ７２０）。

ここで、人力ポートナンバーＮがＮｍＱＹ以下なら（ス
テップ７２０てＹＥＳ）、さらにラベルナバーＮＬがＮ
Ｌ、、、、以下か否かが調べられ（ステップ７３０）、
ラベルナンバーＮＬがＮＬ、、、□以下なら（ステップ
７３０でＹＥＳ）、人力ポートナンバーおよびラベルナ
ンバーと入力データに基づき条件部適合値を演算しくス
テップ７５０）、演算結果を条件部適合値メモリ３中に
格納する（ステップ７６０）。

以下、ステップ７４０，７７０で入力ポートナンバーお
よびラベルナンバーを逐次更新しつつ、全ての条件部適
合値を演算し、第２図に示す如き条件部適合値メモリ３
を作成することになる。

以１−説明したように、この第２の実施例では、まず全
ての条件部の適合度を演算して条件部適合値メモリを前
もって作成し、ルールメモリ３２には条件部適合値メモ
リに格納された各条件部のアドレスを記述して、該当す
るアドレスの適合値を読み出すことにより条件処理を行
うので、第１の実施例同様重複した条件部の演算処理を
回避でき、高速演算を実現できるという効果を有する。

（発明の効果） 本発明に係わるファジィ演算処理装置は、」−記の如く
、異なる条件の適合度のみ格納する条件部適合値メモリ
を設け、条件部の適合度演算において、同一条件の重複
した適合度演算を回避するので、各ルールの条件部に共
通して存在する条件の演算処理は１回で済み、ファジィ
演算の高速処理が可能になるという効果を有する。

【図面の簡単な説明】

第１図は本発明が適用された実施例装置の全体構成を示
すフロック図、第２図は第１の実施例に使用される条件
部適合値メモリの説明図、第３図は第１の実施例に使用
されるルールメモリの説明図、第４図は第１の実施例の
処理手順を示すフローチャート、第５図は第２の実施例
に使用されるルールメモリの説明図、第６図は第２の実
施例の全体的な処理手順を示すフローチャート、第７図
は第６図における条件部適合値メモリ作成の処理手順を
示す詳細フローチャート、第８図はルールの説明図、第
９図は従来例におけるルールメモリの説明図、第１０図
は従来例における処理手順を示すフローチャー１・であ
る。 １・・・制御回路 ２．３２・・・ルールメモリ ３・・・条件部適合値メモリ ４・・・メンバーシップ関数メモリ ５・・演算部 ６・・・人出力レジスタ １３・・・処理識別コード欄 １４・・・処理情報欄 １７・・・同一条件識別コート゛憫

Claims (1)

【特許請求の範囲】
1. １．ルールメモリを順次読み出し、ルール条件部の適合
   度を順次演算しつつファジィ演算をするファジィ演算処
   理装置において、 異なる条件の適合度のみ格納された条件部適合値メモリ
   を設け、条件部の適合度演算において同一条件の重複し
   た適合度演算を回避することを特徴とするファジィ演算
   処理装置。