JPH039973A - Tab用テープ及びこれを用いた半導体装置 - Google Patents
Tab用テープ及びこれを用いた半導体装置Info
- Publication number
- JPH039973A JPH039973A JP1144422A JP14442289A JPH039973A JP H039973 A JPH039973 A JP H039973A JP 1144422 A JP1144422 A JP 1144422A JP 14442289 A JP14442289 A JP 14442289A JP H039973 A JPH039973 A JP H039973A
- Authority
- JP
- Japan
- Prior art keywords
- base film
- bonding
- semiconductor chip
- conductor
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 57
- 238000010292 electrical insulation Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 13
- 239000011889 copper foil Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 239000011888 foil Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Adhesive Tapes (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、T A B (Tape Automate
d Bonding)用テープ及びこのTAB用テープ
を用いた半導体装置に関する。
d Bonding)用テープ及びこのTAB用テープ
を用いた半導体装置に関する。
(従来技術)
通常用いられるTAB用テープは、電気的絶縁性を有す
るポリイミドなどからなるベースフィルムの片面に導体
回路を形成したものであって、ベースフィルムに穿設し
たデバイスホールの内側にインナーリードを延出させ、
半導体チップの周縁部のボンディング面にこのインナー
リードを一括してボンディングするように構成されてい
る。このTAB用テープは、ベースフィルムに銅箔等の
導体材を接合した後エツチング等を行い導体回路を形成
することにより製造される。
るポリイミドなどからなるベースフィルムの片面に導体
回路を形成したものであって、ベースフィルムに穿設し
たデバイスホールの内側にインナーリードを延出させ、
半導体チップの周縁部のボンディング面にこのインナー
リードを一括してボンディングするように構成されてい
る。このTAB用テープは、ベースフィルムに銅箔等の
導体材を接合した後エツチング等を行い導体回路を形成
することにより製造される。
なお、上記のように半導体チップの周縁部のボンディン
グ面にインナーリードをボンディングするものの他、チ
ップの中央部に設けたボンディング面にもボンディング
できるように形成したエリアTAB用テープもある。こ
のエリアTAB用テープは、チップ表面に設ける多数の
ボンディング面に合わせて多数のボンディング部を設け
るからチップ表面上で導体回路が交錯しないようにする
必要がある。そこで、エリアTAB用テープでは、導体
回路が交j+Fする部分では透孔に導体材料を充填した
ビアで一方の面から他方の面に導体回路を逃がし、導体
回路が交錯することを解消している。
グ面にインナーリードをボンディングするものの他、チ
ップの中央部に設けたボンディング面にもボンディング
できるように形成したエリアTAB用テープもある。こ
のエリアTAB用テープは、チップ表面に設ける多数の
ボンディング面に合わせて多数のボンディング部を設け
るからチップ表面上で導体回路が交錯しないようにする
必要がある。そこで、エリアTAB用テープでは、導体
回路が交j+Fする部分では透孔に導体材料を充填した
ビアで一方の面から他方の面に導体回路を逃がし、導体
回路が交錯することを解消している。
(発明が解決しようとする課題)
従来のTAB用テープは上述したように、ベースフィル
ムの片面に導体回路を設けておくのが普通であるが、こ
の方法ではTAB用テープに形成できるリード数、とく
にインナーリードの本数はリード幅、リード間隔、配置
スペースの関係から限界に近づいており、さらに高密度
にリードを形成することはきわめて国元になっている。
ムの片面に導体回路を設けておくのが普通であるが、こ
の方法ではTAB用テープに形成できるリード数、とく
にインナーリードの本数はリード幅、リード間隔、配置
スペースの関係から限界に近づいており、さらに高密度
にリードを形成することはきわめて国元になっている。
また、この結果TAB用テープを用いた半導体装置の多
ピン化も限界に近づいている。
ピン化も限界に近づいている。
そこで、本発明は上記間屈点を解消すべくなされたもの
であり、その目的とするところは、従来のTAB用テー
プにくらべてさらに多数のリードを形成でき、高密度実
装を可能とするTAB用テープおよびこのTAB用テー
プを用いた半導体装置を提供するにある。
であり、その目的とするところは、従来のTAB用テー
プにくらべてさらに多数のリードを形成でき、高密度実
装を可能とするTAB用テープおよびこのTAB用テー
プを用いた半導体装置を提供するにある。
(課題を解決するための手段)
本発明は上記目的を達成するため次の構成をそなえる。
すなわち、電気的絶縁性を有するベースフィルムに導体
回路を設けてなるTAB用テープにおいて、前記ベース
フィルムの上下両面に導体回路を形成し、該導体回路の
それぞれに、搭載する半導体チップと接合するボンディ
ング部を設けるとともに、前記それぞれの導体回路に、
接続基板等の接続用電極へ接続する電極接続部を設けた
ことを特徴とする。また、前記ベースフィルムの一方の
面に設けた導体回路の先端を、ベースフィルムに穿設し
たデバイスホールの内側に延出させて、半導体チップと
接合するインナーリードとして形成したことを特徴とす
る。また、TAB用テープのベースフィルムの上下両面
に設けたそれぞれの導体回路のボンディング部が半導体
チップのボンディング面にボンディングされ、前記それ
ぞれの導体回路に接続基板等に接続する電極接続部を設
けたことを特徴とする。
回路を設けてなるTAB用テープにおいて、前記ベース
フィルムの上下両面に導体回路を形成し、該導体回路の
それぞれに、搭載する半導体チップと接合するボンディ
ング部を設けるとともに、前記それぞれの導体回路に、
接続基板等の接続用電極へ接続する電極接続部を設けた
ことを特徴とする。また、前記ベースフィルムの一方の
面に設けた導体回路の先端を、ベースフィルムに穿設し
たデバイスホールの内側に延出させて、半導体チップと
接合するインナーリードとして形成したことを特徴とす
る。また、TAB用テープのベースフィルムの上下両面
に設けたそれぞれの導体回路のボンディング部が半導体
チップのボンディング面にボンディングされ、前記それ
ぞれの導体回路に接続基板等に接続する電極接続部を設
けたことを特徴とする。
(作用)
ベースフィルムの上下両面に導体回路を設け。
これら導体回路がそれぞれ半導体チップにボンディング
できるように構成することによって、TAB用テープの
リード数を2倍程度まで増大させることができる。これ
によって、高密度実装が容易に可能となる。
できるように構成することによって、TAB用テープの
リード数を2倍程度まで増大させることができる。これ
によって、高密度実装が容易に可能となる。
(実施例)
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第1図は本発明に係るTAB用テープを用いた半導体装
置の構成を示す説明図である。
置の構成を示す説明図である。
図で10はポリイミドからなるベースフィルム、12は
ベースフィルム10の上側の面に形成した導体回路、1
4はベースフィルム10の下側の面に形成した。銅箔等
の導体材からなる導体回路である。ベースフィルム10
の上側の面に設けた導体回路12には、インナーリード
16とアウターリード18を形成する。インナーリード
16はベースフィルム10に形成したデバイスホール2
0の内側にその先端を延出し、アウターリード18はベ
ースフィルム10の外側にその先端を延出する。ベース
フィルム10の下側の面に形成した導体回路14はベー
スフィルム10に接合する。これら、ベースフィルム1
0および導体回路12.14等の各部がTAB用テープ
を構成する。
ベースフィルム10の上側の面に形成した導体回路、1
4はベースフィルム10の下側の面に形成した。銅箔等
の導体材からなる導体回路である。ベースフィルム10
の上側の面に設けた導体回路12には、インナーリード
16とアウターリード18を形成する。インナーリード
16はベースフィルム10に形成したデバイスホール2
0の内側にその先端を延出し、アウターリード18はベ
ースフィルム10の外側にその先端を延出する。ベース
フィルム10の下側の面に形成した導体回路14はベー
スフィルム10に接合する。これら、ベースフィルム1
0および導体回路12.14等の各部がTAB用テープ
を構成する。
また、22は上記TAB用テープに接合した半導体チッ
プで、24は半導体チップ22の上面のボンディング面
に形成したボンディング用のバンブである。半導体チッ
プ22は前記TAB用テーブのインナーリード16の先
端部および導体回路14のデバイスホール20に臨む端
部下面にボンディングされている。
プで、24は半導体チップ22の上面のボンディング面
に形成したボンディング用のバンブである。半導体チッ
プ22は前記TAB用テーブのインナーリード16の先
端部および導体回路14のデバイスホール20に臨む端
部下面にボンディングされている。
26は半導体チップ22をボンディングする際に用いる
ボンディングツールであるが、図のようにインナーリー
ド16および導体回路14の端部はバンプ24を介して
一括して半導体チップ22の上面にボンディングする。
ボンディングツールであるが、図のようにインナーリー
ド16および導体回路14の端部はバンプ24を介して
一括して半導体チップ22の上面にボンディングする。
インナーリード16はベースフィルム10の厚さにくら
べて先端が長く延出するから、ボンディングツール26
によって容易にボンディングできる。一方、導体回路1
4はベースフィルム10を中間に介在させてボンディン
グすることになる。
べて先端が長く延出するから、ボンディングツール26
によって容易にボンディングできる。一方、導体回路1
4はベースフィルム10を中間に介在させてボンディン
グすることになる。
また、28は半導体チップ22を支持する基板である。
半導体チップ22は基板28の凹部30内に収容されて
いる。32は基板28上に設けた接続用電極で、34は
接続用電極32に設けたバンプである。接続用電極32
はバンプ34を介して前記アウターリード18および導
体回路14の外側の端部下面に接続される。
いる。32は基板28上に設けた接続用電極で、34は
接続用電極32に設けたバンプである。接続用電極32
はバンプ34を介して前記アウターリード18および導
体回路14の外側の端部下面に接続される。
なお、接続用電極32とアウターリード18、導体回路
14とは、バンプを用いずにはんだ等により接合しても
よい。
14とは、バンプを用いずにはんだ等により接合しても
よい。
また、半導体チップ22は基板28に接合せず、TAB
用テープにボンディングした後インナーリード16や半
導体チップ22を樹脂封止するようにしてもよい。
用テープにボンディングした後インナーリード16や半
導体チップ22を樹脂封止するようにしてもよい。
以上のように、本実施例のTAB用テープではベースフ
ィルム10の上下両面に導体回路12.14を設け、導
体回路12.14のそれぞれに半導体チップ22とのボ
ンディング部を設けたから、従来のTAB用テープの2
倍程度のボンディング部を形成することが可能となる。
ィルム10の上下両面に導体回路12.14を設け、導
体回路12.14のそれぞれに半導体チップ22とのボ
ンディング部を設けたから、従来のTAB用テープの2
倍程度のボンディング部を形成することが可能となる。
また、上記のように枯成することによって、半導体チッ
プ22にボンディングすることも容易にでき、基板28
等に実装することも容易にできるようになる。なお、上
記実施例においては、ベースフィルム10の下面に設け
た導体回路14については、ベースフィルム10から外
側に出ないようにして形成したが、基板28に接合する
側についてはスペース的に余裕があるから、場合によっ
ては、導体回路14の接続電極側へのボンデイン部を外
方に延出させ、たとえば先端がアウターリード18と交
互に位置するように配置してもよい。
プ22にボンディングすることも容易にでき、基板28
等に実装することも容易にできるようになる。なお、上
記実施例においては、ベースフィルム10の下面に設け
た導体回路14については、ベースフィルム10から外
側に出ないようにして形成したが、基板28に接合する
側についてはスペース的に余裕があるから、場合によっ
ては、導体回路14の接続電極側へのボンデイン部を外
方に延出させ、たとえば先端がアウターリード18と交
互に位置するように配置してもよい。
このようにすれば、アウターリード18と導体回路14
が中間にベースフィルム10を介在させることなく基板
28に的確にボンディングすることができる。
が中間にベースフィルム10を介在させることなく基板
28に的確にボンディングすることができる。
なお、インナーリードおよび半導体チップ等の内部回路
を気密封止する場合は、従来のTAB用テープの場合と
同様に、半導体チップを上記TAB用テープにボンディ
ングした後、トランスファーモールドによって樹脂封止
する方法、第1図のように基板に接合した後、溶融槓脂
をポツティングして樹脂封止する方法などが適用できる
。
を気密封止する場合は、従来のTAB用テープの場合と
同様に、半導体チップを上記TAB用テープにボンディ
ングした後、トランスファーモールドによって樹脂封止
する方法、第1図のように基板に接合した後、溶融槓脂
をポツティングして樹脂封止する方法などが適用できる
。
次に、第2図<a)〜<f)にしたがって上記TAB用
テープの製造方法例について説明する。
テープの製造方法例について説明する。
まず、第2図(a)に示すように、ベースフィルム10
の下面に前記導体回路14をつくるための銅箔14aを
貼着する。
の下面に前記導体回路14をつくるための銅箔14aを
貼着する。
次に、この銅箔14a上にレジストを塗布し、形成すべ
き導体回路14の回路パターンに従って銅箔14aをエ
ツチングし、レジストを除去して所定パターンの導体回
路を形成し、さらに、プレス打ち抜き加工を施して所要
のデバイスホール20あるいはスプロケットホール40
等を形成する。
き導体回路14の回路パターンに従って銅箔14aをエ
ツチングし、レジストを除去して所定パターンの導体回
路を形成し、さらに、プレス打ち抜き加工を施して所要
のデバイスホール20あるいはスプロケットホール40
等を形成する。
第2図(b)は上記のプレス打ち抜き加工を施した後の
状態を示し、ベースフィルム10の下面に導体回路14
が形成された状態を示す。
状態を示し、ベースフィルム10の下面に導体回路14
が形成された状態を示す。
次いで、第2図(c)に示すように、ベースフィルム1
0の上面に導体回路12を形成するための銅箔12aを
貼着する。
0の上面に導体回路12を形成するための銅箔12aを
貼着する。
次に、銅箔12aにレジストを塗布し、所定の回路パタ
ーンにしたがってレジストパターン42を形成する。同
時にベースフィルム10の下面側の導体回路14をレジ
ストで保護し、デバイスホール20等の所要部分にレジ
スト44を埋めて銅fM12 aを裏打ちする(第2図
(d)) 。
ーンにしたがってレジストパターン42を形成する。同
時にベースフィルム10の下面側の導体回路14をレジ
ストで保護し、デバイスホール20等の所要部分にレジ
スト44を埋めて銅fM12 aを裏打ちする(第2図
(d)) 。
次いで、銅箔12aを片面側からエツチングし、レジス
トを除去して導体回路12を形成する(第2図(e))
、この後、形成した導体回路12.14に所要のめっ
きを施す。
トを除去して導体回路12を形成する(第2図(e))
、この後、形成した導体回路12.14に所要のめっ
きを施す。
最後に、ベースフィルム10などの不要部分を除去して
、第2図(f)に示すように、ベースフィルム10の上
下両面に導体回路12.14が形成されたTAB用テー
プを得る。上記の製造方法によって、インナーリード1
6およびアウターリード18がそれぞれデバイスホール
20の内側およびベースフィルム10の外側に延出する
ように形成される。
、第2図(f)に示すように、ベースフィルム10の上
下両面に導体回路12.14が形成されたTAB用テー
プを得る。上記の製造方法によって、インナーリード1
6およびアウターリード18がそれぞれデバイスホール
20の内側およびベースフィルム10の外側に延出する
ように形成される。
なお、ベースフィルム10などの不要部分を除去する前
のTAB用テープの導体回路12.14、または半導体
チップにバンプを形成して、半導体チップをボンディン
グするようにしてもよい。
のTAB用テープの導体回路12.14、または半導体
チップにバンプを形成して、半導体チップをボンディン
グするようにしてもよい。
第3図(a)、(b)、(C)は前述したTAB用テー
プの変形例を示す。
プの変形例を示す。
第3図(a)に示す例は、半導体チップ22のボンディ
ング面の位置に段差を設けて、インナーリード16およ
び導体回路14の厚み方向の位置の差をM消したもので
、これによってボンディング性を改善することができる
。
ング面の位置に段差を設けて、インナーリード16およ
び導体回路14の厚み方向の位置の差をM消したもので
、これによってボンディング性を改善することができる
。
第3図(ト))に示す例は、ベースフィルム10の上面
に設けた導体回路12のボンディング部をベースフィル
ム10の下面にもってきた例で、デバイスホール20側
面に導通回路13を設けてベースフィルム10下面にボ
ンディング部を設けている。
に設けた導体回路12のボンディング部をベースフィル
ム10の下面にもってきた例で、デバイスホール20側
面に導通回路13を設けてベースフィルム10下面にボ
ンディング部を設けている。
この場合は、バンプ34をTAB用テープ側に設けるこ
とが容易である。
とが容易である。
第3図(C)に示す例は、ベースフィルム10に導体材
料を充填したビア46を形成してベースフィルム10の
上面に設けた導体回路12のボンディング部をベースフ
ィルム1oの下面に設けた例である。
料を充填したビア46を形成してベースフィルム10の
上面に設けた導体回路12のボンディング部をベースフ
ィルム1oの下面に設けた例である。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
種々のタイプの半導体装置に同様に適用できるものであ
って1発明の精神を逸脱しない範囲内で多くの改変を施
し得るのはもちろんのことである。
たが、本発明はこの実施例に限定されるものではなく、
種々のタイプの半導体装置に同様に適用できるものであ
って1発明の精神を逸脱しない範囲内で多くの改変を施
し得るのはもちろんのことである。
(発明の効果)
上述したように1本発明に係るTAB用テープによれば
、ベースフィルムの上下面に導体回路を設け、それぞれ
の導体回路を半導体チップにボンディングするようにし
たから、従来のTAB用テープにくらべて、2倍程度の
本数のリードを形成することが容易に可能となり、TA
B用テープの高密度化にきわめて有効である。また、こ
のTAB用テープを用いることによって高密度実装され
た半導体装置を容易に得ることができる等の著効を奏す
る。
、ベースフィルムの上下面に導体回路を設け、それぞれ
の導体回路を半導体チップにボンディングするようにし
たから、従来のTAB用テープにくらべて、2倍程度の
本数のリードを形成することが容易に可能となり、TA
B用テープの高密度化にきわめて有効である。また、こ
のTAB用テープを用いることによって高密度実装され
た半導体装置を容易に得ることができる等の著効を奏す
る。
第1図は本発明に係るTAB用テープを用いた半導体装
置を示す説明図、第2図はTAB用テープの製造例を示
す説明図、第3図は他の実施例を示す説明図である。 10・・・ベースフィルム、 12.14・・・導体
回路、 12a、14a・・・銅箔、16・・・インナ
ーリード、 18・・・アウターリード、 20・
・・デバイスホール。 22・・・半導体チップ、 24.34・・・バンプ、
26・・・ボンディングツール、28・・・基板、
42・・・レジストパターン。 44・・・レジスト。
置を示す説明図、第2図はTAB用テープの製造例を示
す説明図、第3図は他の実施例を示す説明図である。 10・・・ベースフィルム、 12.14・・・導体
回路、 12a、14a・・・銅箔、16・・・インナ
ーリード、 18・・・アウターリード、 20・
・・デバイスホール。 22・・・半導体チップ、 24.34・・・バンプ、
26・・・ボンディングツール、28・・・基板、
42・・・レジストパターン。 44・・・レジスト。
Claims (1)
- 【特許請求の範囲】 1、電気的絶縁性を有するベースフィルムに導体回路を
設けてなるTAB用テープにおいて、前記ベースフィル
ムの上下両面に導体回路 を形成し、該導体回路のそれぞれに、搭載する半導体チ
ップと接合するボンディング部を設けるとともに、 前記それぞれの導体回路に、接続基板等の 接続用電極ヘ接続する電極接続部を設けたことを特徴と
するTAB用テープ。 2、ベースフィルムの一方の面に設けた導体回路の先端
を、ベースフィルムに穿設したデバイスホールの内側に
延出させて、半導体チップと接合するインナーリードと
して形成したことを特徴とする請求項1記載のTAB用
テープ。 3、請求項1または2記載のTAB用テープのベースフ
ィルムの上下両面に設けたそれぞれの導体回路のボンデ
ィング部が半導体チップのボンディング面にボンディン
グされ、前記それぞれの導体回路に接続基板等に接続す
る電極接続部を設けたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144422A JP2840293B2 (ja) | 1989-06-07 | 1989-06-07 | Tab用テープ及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144422A JP2840293B2 (ja) | 1989-06-07 | 1989-06-07 | Tab用テープ及びこれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH039973A true JPH039973A (ja) | 1991-01-17 |
JP2840293B2 JP2840293B2 (ja) | 1998-12-24 |
Family
ID=15361815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1144422A Expired - Lifetime JP2840293B2 (ja) | 1989-06-07 | 1989-06-07 | Tab用テープ及びこれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2840293B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5552250A (en) * | 1978-10-11 | 1980-04-16 | Nippon Telegr & Teleph Corp <Ntt> | Connecting structure in semiconductor integrated circuit |
JPS5887360U (ja) * | 1981-12-09 | 1983-06-14 | 日本電気株式会社 | 半導体装置 |
JPS6226046U (ja) * | 1985-07-30 | 1987-02-17 |
-
1989
- 1989-06-07 JP JP1144422A patent/JP2840293B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5552250A (en) * | 1978-10-11 | 1980-04-16 | Nippon Telegr & Teleph Corp <Ntt> | Connecting structure in semiconductor integrated circuit |
JPS5887360U (ja) * | 1981-12-09 | 1983-06-14 | 日本電気株式会社 | 半導体装置 |
JPS6226046U (ja) * | 1985-07-30 | 1987-02-17 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
Also Published As
Publication number | Publication date |
---|---|
JP2840293B2 (ja) | 1998-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6580161B2 (en) | Semiconductor device and method of making the same | |
KR100212607B1 (ko) | 반도체 칩 팩키지 | |
JPH10308419A (ja) | 半導体パッケージ及びその半導体実装構造 | |
JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JPH0239097B2 (ja) | ||
JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
JPH039973A (ja) | Tab用テープ及びこれを用いた半導体装置 | |
JPS5914894B2 (ja) | セラミツクパツケ−ジ | |
JP2000183275A (ja) | 半導体装置 | |
JPH06216492A (ja) | 電子装置 | |
KR100243023B1 (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
KR20020028473A (ko) | 적층 패키지 | |
JP2784209B2 (ja) | 半導体装置 | |
JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100241199B1 (ko) | 반도체장치와 그 제조방법 및 반도체장치용 테이프 캐리어 | |
JPS61225827A (ja) | 半導体素子の実装構造 | |
JPH03248543A (ja) | フィルムキャリアテープ | |
KR20050003762A (ko) | 적층 패키지 및 그 제조 방법 | |
JPS60148151A (ja) | 半導体装置 | |
JPH1074861A (ja) | 半導体装置 |