JPH0399536A - 擬似同期防止方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　　要］ データ情報とともに所定周期で順次送られてくるフレー
ム同期情報を検出してフレーム同期を行なってから、デ
ータ情報の復号化を行なうシステムに係り、フレーム処
理型の音声符号化器等に適用されて擬似同期の発生を防
止するための方式に関し。

システム立上後の擬似同期を防止することで、システム
立ち上げ時の受信側でのノイズ発生を確実に防止し音声
品質を確保することを目的とし、送信側において、所要
の周期で出されるフレーム同期情報の次に符号化処理デ
ータ情報を多重化して伝送するとともに、受信側におい
て、該周期で順次送られてくる該フレーム同期情報が、
所要のパターンであるかどうかを検出して、該パターン
である場合に、該符号化処理データ情報を復号化するも
のにおいて、該受信側に、所要の時間だけ、該符号化処
理データ情報の代わりに、擬似同期防止用の固定データ
情報を該フレーム同期情報の次に多重化して伝送するよ
うに構成する。

［産業上の利用分野］ 本発明は、データ情報とともに所定周期で順次送られて
くるフレーム同期情報を検出してフレーム同期を行なっ
てから、データ情報の復号化を行なうシステムに係り、
フレーム処理型の音声符号化器等に適用されて擬似同期
の発生を防止するための方式に関する。

［従来の技術］ 第４図は従来のデータ伝送システムを示すブロック図で
あるが、この第４図において、１は送信部、２はアナロ
グ信号をディジタル変換するＡ／Ｄ変換器、３はこのＡ
／Ｄ変換器２からのディジタル信号をフレーム処理によ
り情報圧縮し符号化処理データ情報を出力する符号化処
理回路、４はフレーム同期パタン（フレーム同期情報）
を所要の一定周期で生成出力するフレームパタン生成回
路、５はこのフレームパタン生成回路４からのフレーム
同期パタンを符号化処理回路３からの符号化処理データ
のフレーム先頭位置のフレームビットにフレーム同期情
報（１ビット分の０．１データ）として配列するための
加算器で、これらのＡ／Ｄ変換器２．符号化処理回路３
．フレームパタン生成回路４および加算器５により、送
信部１が構成されている。

また、６は伝送路、７はこの伝送路６を介して送信部１
に接続される受信部、８は送信部１からのデータを一旦
格納するフレーム同期用ＲＡＭ、９はこのＲＡＭ８に格
納されたデータ中のフレームビットを検索し特定パタン
のフレームビットを検出するフレームビット検出回路、
１ｏはこのフレームビット検出回路９にてフレームビッ
トが特定パタンであることを検出した場合に送信部１か
らのデータを復号化する復号化処理回路、１１はこの復
号化処理回路１０からのディジタル信号をアナログ信号
に変換して出力するＤ／Ａ変換器で、これらのフレーム
同期用ＲＡＭ　８　、フレームパタン検出回路９．復号
化処理回路１０およびＤ／Ａ変換器１１により、受信部
７が構成されている。

ところで、上述したデータ伝送システムは、具体的には
、例えば第５図に示すような通信システムに適用される
。第５図において、１２は送信部１に接続された端末、
１３は複数の送信部１からの符号化処理データを受けこ
れらを多重化して出力する多重化装置（ＭＵＸ）、１４
は複数の送信部１および多重化装置１３からなる送信系
、１５は伝送路６を介して送信されてきた多重化データ
を分離して所定の受信部７へ出力する分離装置ｆｆ（Ｄ
ＭＵＸ）、１６は複数の受信部７および分離装置１５か
らなる受信系、１７は各受信部７に接続された端末であ
る。このような通信システムでは、複数の端末１２から
の音声データ信号等のアナログ信号が、各送信部１にお
いて符号化処理データに変換され多重化装置１３にて多
重化されてから、伝送路６を介して受信系１６へ送信さ
れる。そして、受信系１６では、多重化されたデータが
、分離装置１５により分離され所定の受信部７へ出力さ
れ、各受信部７にて符号化処理データが復号化。

アナログ変換されてから各端末１７へ出力される。

さて、第４図に示すように送信部１および受信部７から
なるデータ伝送システムは、詳細には次のように動作す
る。

アナログ信号、ここでは端末１２からの音声データ信号
は、Ａ／Ｄ変換器２でディジタル変換された後、符号化
処理回路３によりフレーム処理により情報圧縮され、第
６図に示すように、符号化処理データ情報Ａ１〜Ａ　ｎ
４３として各フレーム１９に配列されて出力される。ま
た、これと同時に、第６図に示すように、フレームパタ
ン生成回路４から所要の一定周期で生成されたフレーム
同期パタンか、加算器５により、符号化処理回路３から
の符号化処理データの各フレーム１９先頭位置のフレー
ムビット１８に、フレーム同期情報として配列される。

つまり、所要の周期で出されるフレーム同期パタンの次
に符号化処理データ情報が多重化されて、伝送路６を通
じて送信部１から受信部７へ伝送されることになる。

一方、受信側７においては、送信部１からのデータはフ
レーム同期用ＲＡＭ８に一旦格納され、特定パタンのフ
レームビットが、ＲＡＭ８からフレームパタン検出回路
９へ送られる。そして、フレームパタン検出回路９は、
ｎマルチフレームのフレームビット１８を数回検索し、
何れのフレームにおいてもフレームビットが正常である
（連続して受信されている）ことを確認してから、復号
化処理開始の指令信号を復号化処理回路１０へ送出する
。復号化処理開始指令を受けた復号化処理回路１０は送
信部１からのディジタルデータを復号化し、更にＤ／Ａ
変換器１１によりアナログ信号に変換することで、音声
データ信号が出力される。

［発明が解決しようとする課題］ しかしながら、このような従来のデータ伝送システムで
は、システム立ち上げ後（つまり電源投入後）のある一
定の期間内には、第６図に示すように擬似同期パタン２
０が発生する可能性が高い。

つまり、音声データム工〜Ａ、＋３のデータ内（１マル
チフレームのフレームビット１８の位置以外）にも０，
１データがあるため、この音声データ中にフレームビッ
トパタンと類似したパタンかあると、受信部７でフレー
ム位置を誤検出してし支い、誤ったフレーム位置でフレ
ーム処理型の符号化処理（擬似同期）を行なってしまう
ことになる。従って、その誤検出の時間内では、正常の
音声データを再生できず、ノイズ波形となり受信側で不
快感を受けるという課題があった。このような擬似同期
が生じた場合、従来はシステムの電源を一旦切り、電源
投入をやり直さなければならなかった。

本発明は、このような課題を解決しようとするもので、
システム立ち上げ後の擬似同期を防止することにより、
システム立ち上げ時の受信側でのノイズ発生を確実に防
止し音声品質を確保した擬似同期防止方式を提供するこ
とを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。

第１図において、１Ａは送信部で、この送信部１Ａは、
従来と同様のＡ／Ｄ変換器２．符号化処理回路３．フレ
ームパタン生成回路４および加算器５と、本発明の特徴
とするカウンタ回路２１および固定処理部２２とから構
成されている。また、６は伝送路、７はこの伝送路６を
介して送信部１Ａに接続される受信部で、この受信部７
は、従来と全く同様のフレーム同期用ＲＡＭ８．フレー
ムパタン検出回路９．復号化処理回路１０およびＤ／Ａ
変換器１１から構成されている。

カウンタ回路２１は、受信部７のフレームパタン検出回
路９でのフレーム同期確立に必要な時間（最小値）を予
め設定されたもの、固定処理部２２は、システム立ち上
げ後（つまり電源投入後）からカウンタ回路２１にて設
定された所要の時間の間だけ、符号化処理回路３からの
データ出力を２値論理（１，０；Ｈ，Ｌ）のいずれかに
強制的に固定するものである。

［作　　用］ 上述の構成により、システム立ち上げ後からカウンタ回
路２１にて設定された所要の時間の間は、符号化処理回
路３からのデータ出力が固定処理部２２により２値論理
のいずれかに強制的に固定される。つまり、受信部７の
フレームパタン検出回路９におけるフレーム同期確立期
間の間だけ、音声データ等の符号化処理データ情報の代
わりに、擬似同期防止用の固定データ情報が、パタン生
成回路４からのフレーム同期情報（フレーム同期パタン
）の次に多重化され、フレーム同期情報のみが受信部７
へ伝送されることになる。

従って、フレーム同期情報以外のデータ情報部分に、フ
レーム同期パタンに類似したパタンか生じることを完全
に防止することができ、受信部７において擬似同期が発
生することはない。

［実施例コ 以下、図面を参照して本発明の詳細な説明する。

第２＠は本発明の一実施例を示すブロック図で、図中、
既述の符号と同一の符号は同一部分を示しているので、
その説明は省略する。

第２図に示すように、本実施例の送信部１Ａは、第１図
に示したものと同様に、Ａ／Ｄ変換器２゜符号化処理回
路３．フレームパタン生成回路４゜加算器５．カウンタ
回路２１．固定処理部２２から構成される一方、伝送路
６を介して送信部１．　Ａに接続される受信部７は、従
来と全く同様のフレーム同期用ＲＡＭ８．フレームパタ
ン検出回路９゜復号化処理回路１０．Ｄ／Ａ変換器１１
から構成されている。

本実施例において、カウンタ回路２１は、受信部７のフ
レームパタン検出回路９でのフレーム同期確立に必要な
時間（最小値；本実施例では１マルチフレームの４倍の
時間とする）を予め設定されたもので、１／３分周器２
１ａ、４進カウンタ回路２１ｂおよびＮＡＮＤゲート２
１ｃから構成されている。１／３分周器２１ａは、フレ
ームパタン生成回路４から１フレームのフレームグロッ
クＣＬ　Ｋ　１を受信し１マルチフレームを示すクロッ
クＣＬ　Ｋ　２を生成するもの、４進力ウンタ回路２１
ｂは、１／３分周器２１ａからのクロックＣＬＫ２を受
信して、１マルチフレームの４倍の時間をカウントし、
カウント中はＮＡＮＤゲート２１ｃからの出力であるＭ
ＡＳＫ信号を論理ｕ　Ｈｒｒとするものである。なお、
４進力ウンタ回路２１゜ｂによる４倍カウント後にはＭ
ＡＳＫ信号は論理ＩＩ　Ｌ　１１とされるようになって
いる。

また、固定処理部２２は、システム立ち上げ後（つまり
電源投入後）からカウンタ回路２１にて設定された所要
の時間の間だけ、符号化処理回路３からのデータ出力を
論理（１；Ｈ）に強制的に固定するもので、符号化処理
回路３からの出力とＮＡＮＤゲート２１ｃからの出力と
の論理和をとるＯＲゲート２２ａにより構成されている
。

上述の構成により、第３図に示すように、１／３分周器
２　］、　ａにより、フレームパタン生成回路４からの
１フレームのフレームクロックＣＬＫＩに基づいて１マ
ルチフレームを示すクロックＣＬＫ２が生成され、この
クロックＣＬＫ２を、４進力ウンタ回路２１ｂによりカ
ウントすることで、受信部７のフレームパタン検出回路
９におけるフレーム同期確立に必要な時間である１マル
チフレームの４倍の時間がカウントされる。

４進力ウンタ回路２１ｂがカウント動作を行なっている
最中には、ＮＡＮＤゲート２１ｃからの出力であるＭＡ
ＳＫ信号は、論理ＬＩ　Ｈ７１に固定されており、これ
によって、固定処理部２２のＯＲゲート２２ａからの出
力、つまり、符号化処理回路３からのデータ出力が、す
べて強制的に論理１１　Ｈｌ）に固定される。そして、
４進力ウンタ回路２１ｂによる４倍カウントを終了する
と、ＮＡＮＤゲート２１ｃからのＭＡＳＫ信号は論理ｕ
　Ｌ　ｎとされ、これにより固定処理部２２からは符号
化処理回路３からのデータ出力が、そのまま出力され、
通常の音声データが、従来と同様に、フレーム同期情報
を加算器５にて多重化された後、伝送路６を通じて受信
部７へ送られる。

このように、本実施例によれば、システム立ち上げ後か
らカウンタ回路２１にて設定された所要の時間の間は、
符号化処理回路３からのデータ出力が固定処理部２２に
より論理１（ＨＩ＋に強制的に固定され、受信部７のフ
レームパタン検出回路９におけるフレーム同期確立期間
の間だけ、符号化処理データ情報の代わりに、擬似同期
防止用の固定データ情報が、パタン生成回路４からのフ
レーム同期情報の次に多重化され、フレーム同期情報の
みが受信部７へ伝送される。

従って、フレーム同期情報以外のデータ情報部分に、フ
レーム同期パタンに類似したパタンか生じるのを完全に
防止することができ、受信部７において擬似同期が発生
せず、正常なフレーム位置でフレーム処理型の符号化処
理を行なえ、システム立ち上げ時の受信部７でのノイズ
発生が確実に防止され、伝送される音声品質等が確保さ
れるのである。

なお、上述した実施例では、受信部７のフレームパタン
検出回路９でフレーム同期確立に要する時間を１マルチ
フレームの４倍としたが、本発明の方式は、これに限定
されるものではない。

［発明の効果］ 以上詳述したように、本発明の擬似同期防止方式によれ
ば、所要の時間だけ、符号化処理データ情報の代わりに
擬似同期防止用の固定データ情報をフレーム同期情報の
次に多重化して受信側に伝送するように構成したので、
フレーム同期確立期間の間については、フレーム同期情
報のみが受信側へ伝送されることになり、フレーム同期
情報以外のデータ情報部分に、フレーム同期パタンに類
似したパタンか生じるのを完全に防止でき、受信側にお
いて擬似同期の発生を防止できる。従って、システム立
ち上げ時の受信側でのノイズ発生が確実に防止され、伝
送される音声品質等を確保できる利点がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示すブロック図、第３図は
本実施例の動作を説明するためのタイミングチャート、 第４図は従来のデータ伝送システムを示すブロック図、 第５図は上記データ伝送システムを適用される通信シス
テムを示すブロック図。 第６図はフレームフォーマットを説明するための概要図
である。 図において、 １Ａは送信部（送信側）、 ２はＡ／Ｄ変換器、 ３は符号化処理回路、 ４はフレームパタン生成回路、 ５は加算器、 ６は伝送路、 ７は受信部（受信側）、 ８はフレーム同期用ＲＡＭ、 ９はフレームパタン検出回路、 １０は復号化処理回路。 １１はＤ／Ａ変換器。 ２１はカウンタ回路、 ２１ａは１７３分周回路、 ２１ｂは４進力ウンタ回路、 ２１ｃはＮＡＮＤゲート、 ２２は固定処理部、 ２２ａはＯＲゲートである。

Claims (1)

1. 【特許請求の範囲】 送信側（１Ａ）において、所要の周期で出されるフレー
   ム同期情報の次に符号化処理データ情報を多重化して伝
   送するとともに、受信側（７）において、該周期で順次
   送られてくる該フレーム同期情報が、所要のパタンであ
   るかどうかを検出して、該パタンである場合に、該符号
   化処理データ情報を復号化するものにおいて、 該受信側（７）に、所要の時間だけ、該符号化処理デー
   タ情報の代わりに、擬似同期防止用の固定データ情報を
   該フレーム同期情報の次に多重化して伝送することを 特徴とする、擬似同期防止方式。