JP2000115103A - デ―タ送信装置及びデ―タ受信装置 - Google Patents
デ―タ送信装置及びデ―タ受信装置Info
- Publication number
- JP2000115103A JP2000115103A JP11208181A JP20818199A JP2000115103A JP 2000115103 A JP2000115103 A JP 2000115103A JP 11208181 A JP11208181 A JP 11208181A JP 20818199 A JP20818199 A JP 20818199A JP 2000115103 A JP2000115103 A JP 2000115103A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data stream
- channel
- stream
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/28—Arrangements for simultaneous broadcast of plural pieces of information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 多大の固定費を要しないデータ送受信装置を
得る。 【解決手段】 等データレートの１以上のチャンネルデ
ータストリームを多重化して送るデータ送信装置におい
て、チャンネルデータレートと同じデータレートの制御
データストリームを、該ストリームの最初の周期的部分
が同期信号となり、次の周期的部分がチャンネルデータ
ストリーム情報を指定する識別データとなるように生成
する手段と、制御データストリームとチャンネルデータ
ストリームとを、制御データストリームからのデータ部
分のあとに各チャンネルデータストリームからのデータ
部分が続くように多重化する手段とを設ける。
得る。 【解決手段】 等データレートの１以上のチャンネルデ
ータストリームを多重化して送るデータ送信装置におい
て、チャンネルデータレートと同じデータレートの制御
データストリームを、該ストリームの最初の周期的部分
が同期信号となり、次の周期的部分がチャンネルデータ
ストリーム情報を指定する識別データとなるように生成
する手段と、制御データストリームとチャンネルデータ
ストリームとを、制御データストリームからのデータ部
分のあとに各チャンネルデータストリームからのデータ
部分が続くように多重化する手段とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばデジタル音
声信号のようなデジタル信号の送信及び受信装置に関す
るものである。
声信号のようなデジタル信号の送信及び受信装置に関す
るものである。
【０００２】
【従来の技術】デジタル信号を或る場所から他の場所へ
（例えば、ケーブルにより）送るやり方を規定した幾つ
かの信号インタフェース・フォーマットが存在する。例
えば、音声（オーディオ）信号に対してはＡＥＳ／ＥＢ
Ｕ規格があり、音声／映像信号に対しては、いわゆる
「ＳＤＩ」規格がある。
（例えば、ケーブルにより）送るやり方を規定した幾つ
かの信号インタフェース・フォーマットが存在する。例
えば、音声（オーディオ）信号に対してはＡＥＳ／ＥＢ
Ｕ規格があり、音声／映像信号に対しては、いわゆる
「ＳＤＩ」規格がある。
【０００３】これらのインタフェース・フォーマット
は、ビットレートや帯域幅のような送信しようとする信
号の物理的属性、多チャンネルより成る或る信号内の異
なる音声チャンネルの識別のような送信信号成分の識
別、及び受信信号が正しく復号されるための受信信号の
同期化を考慮に入れている。
は、ビットレートや帯域幅のような送信しようとする信
号の物理的属性、多チャンネルより成る或る信号内の異
なる音声チャンネルの識別のような送信信号成分の識
別、及び受信信号が正しく復号されるための受信信号の
同期化を考慮に入れている。
【０００４】これらのインタフェース・フォーマットの
中には、このため、データを実際に送るのに多大の費用
を課しているものがある。例えば、ＡＥＳ／ＥＢＵ２チ
ャンネル・インタフェースでは、情報のフォーマット作
成を維持するのに６２．５％の固定費がかかかる。換言
すると、音声データを実際に送るときにデータ送信レー
トの６２．５％が利用されていないことになる。同様
に、ＭＡＤＩ ５６チャンネル・インタフェースでは、
固定費が４０％である。
中には、このため、データを実際に送るのに多大の費用
を課しているものがある。例えば、ＡＥＳ／ＥＢＵ２チ
ャンネル・インタフェースでは、情報のフォーマット作
成を維持するのに６２．５％の固定費がかかかる。換言
すると、音声データを実際に送るときにデータ送信レー
トの６２．５％が利用されていないことになる。同様
に、ＭＡＤＩ ５６チャンネル・インタフェースでは、
固定費が４０％である。
【０００５】
【発明が解決しようとする課題】本発明の課題は、上述
のような多大の固定費を要しないデータ送信及び受信装
置を提供することである。
のような多大の固定費を要しないデータ送信及び受信装
置を提供することである。
【０００６】
【課題を解決するための手段】本発明は、所定の等しい
データレートの１以上のチャンネル・データストリーム
を多重化して１つの送信データストリームとするデータ
送信装置を提供するもので、その装置は、上記チャンネ
ル・データレートと同じデータレートの制御データスト
リームを生成するに際し、該制御データストリームの最
初の周期的に繰返す部分が同期信号となり、該制御デー
タストリームの２番目の周期的に繰返す部分が、上記チ
ャンネル・データストリームの所定の順序付けを参照し
て該チャンネル・データストリームに関する情報を指定
する識別データとなるように上記制御データストリーム
を生成する手段と、上記制御データストリームと上記１
以上のチャンネル・データストリームとを同じサイズの
データ部分が繰返されるように多重化するに際し、上記
チャンネル・データストリームの所定の順序付けに従っ
て上記制御データストリームからのデータ部分のあとに
上記チャンネル・データストリームの各々からのデータ
部分が続くように多重化する手段とを具える。
データレートの１以上のチャンネル・データストリーム
を多重化して１つの送信データストリームとするデータ
送信装置を提供するもので、その装置は、上記チャンネ
ル・データレートと同じデータレートの制御データスト
リームを生成するに際し、該制御データストリームの最
初の周期的に繰返す部分が同期信号となり、該制御デー
タストリームの２番目の周期的に繰返す部分が、上記チ
ャンネル・データストリームの所定の順序付けを参照し
て該チャンネル・データストリームに関する情報を指定
する識別データとなるように上記制御データストリーム
を生成する手段と、上記制御データストリームと上記１
以上のチャンネル・データストリームとを同じサイズの
データ部分が繰返されるように多重化するに際し、上記
チャンネル・データストリームの所定の順序付けに従っ
て上記制御データストリームからのデータ部分のあとに
上記チャンネル・データストリームの各々からのデータ
部分が続くように多重化する手段とを具える。
【０００７】本発明はまた、所定の等しいデータレート
の１以上のチャンネル・データストリームと制御データ
ストリームとが、同じサイズのデータ部分が繰返される
ように、且つ、上記チャンネル・データストリームの所
定の順序付けに従って上記制御データストリームからの
データ部分のあとに上記チャンネル・データストリーム
の各々からのデータ部分が続くように多重化された多重
送信データストリームを受信するデータ受信装置をも提
供しており、その装置は、同期信号を表す上記制御デー
タストリームの最初の周期的に繰返す部分を検出し、そ
れにより上記送信データストリーム内の上記制御データ
ストリームを識別する手段と、上記チャンネル・データ
ストリームの所定の順序付けを参照して該チャンネル・
データストリームに関する情報を指定する識別データを
与える、上記制御データストリームの２番目の周期的に
繰返す部分を検出する手段とを具える。
の１以上のチャンネル・データストリームと制御データ
ストリームとが、同じサイズのデータ部分が繰返される
ように、且つ、上記チャンネル・データストリームの所
定の順序付けに従って上記制御データストリームからの
データ部分のあとに上記チャンネル・データストリーム
の各々からのデータ部分が続くように多重化された多重
送信データストリームを受信するデータ受信装置をも提
供しており、その装置は、同期信号を表す上記制御デー
タストリームの最初の周期的に繰返す部分を検出し、そ
れにより上記送信データストリーム内の上記制御データ
ストリームを識別する手段と、上記チャンネル・データ
ストリームの所定の順序付けを参照して該チャンネル・
データストリームに関する情報を指定する識別データを
与える、上記制御データストリームの２番目の周期的に
繰返す部分を検出する手段とを具える。
【０００８】本発明においては、フォーマット作成及び
同期化の情報を送るために、データチャンネルと同じサ
イズの制御チャンネルを設ける。制御チャンネルとデー
タチャンネルとを、データストリーム内にデータチャン
ネルを識別する何らかの情報が含まれるように、所定の
周期的順序で一緒に多重化することにより、データ送受
信装置の固定費を他のフォーマットに比べて減らすこと
ができる。２チャンネル・インタフェースでは、本発明
の場合実に固定費は３３％であり、これはＡＥＳ／ＥＢ
Ｕフォーマットの場合よりずっと低い。５６チャンネル
・インタフェースでは、本発明の場合固定費は１．７５
％であり、これはＭＡＤＩフォーマットの場合よりはる
かに低い。
同期化の情報を送るために、データチャンネルと同じサ
イズの制御チャンネルを設ける。制御チャンネルとデー
タチャンネルとを、データストリーム内にデータチャン
ネルを識別する何らかの情報が含まれるように、所定の
周期的順序で一緒に多重化することにより、データ送受
信装置の固定費を他のフォーマットに比べて減らすこと
ができる。２チャンネル・インタフェースでは、本発明
の場合実に固定費は３３％であり、これはＡＥＳ／ＥＢ
Ｕフォーマットの場合よりずっと低い。５６チャンネル
・インタフェースでは、本発明の場合固定費は１．７５
％であり、これはＭＡＤＩフォーマットの場合よりはる
かに低い。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明を具
体的に説明する。図１は、入力インタフェース段と出力
インタフェース段とを結合して成るデジタル信号伝送路
を示す概略図である。出力インタフェース段は、制御及
び同期信号発生回路１０、マルチプレクサ（ＭＵＸ）２
０、スクランブル回路３０及びトランジション・ジェネ
レータ４０を具える。トランジション（transition）ジ
ェネレータ４０の出力は、同軸ケーブルのような伝送線
５０に送られる。
体的に説明する。図１は、入力インタフェース段と出力
インタフェース段とを結合して成るデジタル信号伝送路
を示す概略図である。出力インタフェース段は、制御及
び同期信号発生回路１０、マルチプレクサ（ＭＵＸ）２
０、スクランブル回路３０及びトランジション・ジェネ
レータ４０を具える。トランジション（transition）ジ
ェネレータ４０の出力は、同軸ケーブルのような伝送線
５０に送られる。
【００１０】伝送線５０の遠端にある対応する入力段
で、入力信号は、微分回路６０に供給され、デスクラン
ブル回路７０で逆スクランブルされる。デスクランブル
回路の出力は、クロック抽出回路８０及びデマルチプレ
クサ（ＤＥＭＵＸ）９０に加えられ、クロック抽出回路
によって供給されるクロック情報に従って種々異なる信
号が多重分離される。デマルチプレクサ９０の出力に
は、ｎ個の音声チャンネルが制御情報と一緒に出力さ
れ、制御情報は、音声チャンネルの細目並びにそれらを
処理するためのタイミング及び同期情報を与える。
で、入力信号は、微分回路６０に供給され、デスクラン
ブル回路７０で逆スクランブルされる。デスクランブル
回路の出力は、クロック抽出回路８０及びデマルチプレ
クサ（ＤＥＭＵＸ）９０に加えられ、クロック抽出回路
によって供給されるクロック情報に従って種々異なる信
号が多重分離される。デマルチプレクサ９０の出力に
は、ｎ個の音声チャンネルが制御情報と一緒に出力さ
れ、制御情報は、音声チャンネルの細目並びにそれらを
処理するためのタイミング及び同期情報を与える。
【００１１】上述の素子のうち、スクランブル回路、ト
ランジション・ジェネレータ、微分回路及びデスクラン
ブル回路については図２〜図５を参照して説明する。多
重化及びこれに対応する多重分離動作については図６を
参照して説明し、クロックの発生及びクロックの抽出に
ついては図７及び８を参照して説明する。
ランジション・ジェネレータ、微分回路及びデスクラン
ブル回路については図２〜図５を参照して説明する。多
重化及びこれに対応する多重分離動作については図６を
参照して説明し、クロックの発生及びクロックの抽出に
ついては図７及び８を参照して説明する。
【００１２】図２は、図１のスクランブル回路３０を示
す概略図である。スクランブル回路は、ケーブル５０に
沿って送信しようとするデータと、本装置に入力される
データとの間の関連をなくすことを意図するもので、詳
しくいうと、ビットストリーム内に存在するすべての１
ビット音声信号と同じ音声信号のアナログ表示との関連
をなくす働きをする。これにより、ピックアップ問題を
回避している。
す概略図である。スクランブル回路は、ケーブル５０に
沿って送信しようとするデータと、本装置に入力される
データとの間の関連をなくすことを意図するもので、詳
しくいうと、ビットストリーム内に存在するすべての１
ビット音声信号と同じ音声信号のアナログ表示との関連
をなくす働きをする。これにより、ピックアップ問題を
回避している。
【００１３】スクランブル回路への入力信号Ｖは、排他
ＯＲゲート１００に供給され、そこで疑似ランダム・デ
ジタル信号と組合されて出力信号Ｗを発生する。疑似ラ
ンダム・デジタル信号はまた、夫々５及び９ビット期間
Ｗを遅延させた２つの信号を排他ＯＲゲート１１０で結
合させて発生する。これを式で表すと、次のようにな
る。 Ｗ＝Ｖ* Ｗ-5* Ｗ-9 ここで、＊は排他ＯＲの動作を示し、Ｐ-nはｎビット期
間遅らせた信号Ｐを示す。
ＯＲゲート１００に供給され、そこで疑似ランダム・デ
ジタル信号と組合されて出力信号Ｗを発生する。疑似ラ
ンダム・デジタル信号はまた、夫々５及び９ビット期間
Ｗを遅延させた２つの信号を排他ＯＲゲート１１０で結
合させて発生する。これを式で表すと、次のようにな
る。 Ｗ＝Ｖ* Ｗ-5* Ｗ-9 ここで、＊は排他ＯＲの動作を示し、Ｐ-nはｎビット期
間遅らせた信号Ｐを示す。
【００１４】図３は、公知の技法を用いて送信されるデ
ジタルストリームから極性依存を除く作用をするトラン
ジション・ジェネレータ４０を示す。トランジション・
ジェネレータは、１つの遅延ユニット１２０及び排他Ｏ
Ｒゲート１３０を有し、次の機能を行う。 Ｘ＝Ｗ* Ｘ-1
ジタルストリームから極性依存を除く作用をするトラン
ジション・ジェネレータ４０を示す。トランジション・
ジェネレータは、１つの遅延ユニット１２０及び排他Ｏ
Ｒゲート１３０を有し、次の機能を行う。 Ｘ＝Ｗ* Ｘ-1
【００１５】これに対応して、微分回路６０は、信号Ｘ
を受信し１つの遅延ユニット１４０及び排他ＯＲゲート
１５０を用いて次の機能を行う。 Ｙ＝Ｘ* Ｘ-1
を受信し１つの遅延ユニット１４０及び排他ＯＲゲート
１５０を用いて次の機能を行う。 Ｙ＝Ｘ* Ｘ-1
【００１６】図１のデスクランブル回路７０は、スクラ
ンブル回路３０と実質上相補的な動作を行い、受信信号
ＹをこのＹから得た疑似ランダム・ビット・シーケンス
と再結合させて次の機能を行う。 Ｚ＝Ｙ* Ｙ-5* Ｙ-9
ンブル回路３０と実質上相補的な動作を行い、受信信号
ＹをこのＹから得た疑似ランダム・ビット・シーケンス
と再結合させて次の機能を行う。 Ｚ＝Ｙ* Ｙ-5* Ｙ-9
【００１７】この信号Ｚは、最初スクランブル回路３０
に供給された信号Ｖと同一でなければならない。これよ
り図１のマルチプレクサ２０の動作を説明するが、はじ
めに、本装置を用いて送信しようとするデータの特性の
幾つかについて述べる。
に供給された信号Ｖと同一でなければならない。これよ
り図１のマルチプレクサ２０の動作を説明するが、はじ
めに、本装置を用いて送信しようとするデータの特性の
幾つかについて述べる。
【００１８】データのチャンネルは、「個別的ビットス
トリーム」即ちＩＢとして定義される。各ＩＢは、６４
×４４．１ｋＨｚ、即ち２８２２４００ビット／秒のビ
ットレートを有する。よって、１つのＩＢにより、６４
×４４．１ｋＨｚ（以下「６４ＦＳ」で示す）のサンプ
リングレートで作動する１ビット・デジタル音声信号、
又は４４．１ｋＨｚのサンプリングレートで音声データ
を符号化するのに６４ビットを使用するＡＥＳ／ＥＢＵ
チャンネル、又はこのビットレートの任意の他の信号を
表すことができる。
トリーム」即ちＩＢとして定義される。各ＩＢは、６４
×４４．１ｋＨｚ、即ち２８２２４００ビット／秒のビ
ットレートを有する。よって、１つのＩＢにより、６４
×４４．１ｋＨｚ（以下「６４ＦＳ」で示す）のサンプ
リングレートで作動する１ビット・デジタル音声信号、
又は４４．１ｋＨｚのサンプリングレートで音声データ
を符号化するのに６４ビットを使用するＡＥＳ／ＥＢＵ
チャンネル、又はこのビットレートの任意の他の信号を
表すことができる。
【００１９】ＩＢは、ＩＢのシーケンス内の番号（０〜
Ｎ，ＮはＩＢの合計数）及びＩＢのタイプ（０から１２
７までのコード）によって識別される。少なくとも２つ
のＩＢが送信され、ＩＢ０は制御チャンネルであり、Ｉ
Ｂ１〜Ｎがデータの伝送に使用される。これより、種々
異なるＩＢのタイプについて述べる。
Ｎ，ＮはＩＢの合計数）及びＩＢのタイプ（０から１２
７までのコード）によって識別される。少なくとも２つ
のＩＢが送信され、ＩＢ０は制御チャンネルであり、Ｉ
Ｂ１〜Ｎがデータの伝送に使用される。これより、種々
異なるＩＢのタイプについて述べる。
【００２０】タイプ０ ＩＢ０は常にタイプ０であり、他のＩＢは常にタイプ０
ではない。タイプ０のＩＢの存在は、受信側のデマルチ
プレクサの同期化を可能とする。タイプ０のビットスト
リームの検出は、本フォーマットによる信号の正しい受
信状態を示すものとして利用できる。タイプ０のビット
ストリームが受信されないことは、本フォーマットによ
る信号の欠如（又は本フォーマットによる入力信号への
同期の欠如）、従って本フォーマットによる信号の受信
から生じる出力信号をすべて消す必要があることを確実
に示すものとして利用できる。
ではない。タイプ０のＩＢの存在は、受信側のデマルチ
プレクサの同期化を可能とする。タイプ０のビットスト
リームの検出は、本フォーマットによる信号の正しい受
信状態を示すものとして利用できる。タイプ０のビット
ストリームが受信されないことは、本フォーマットによ
る信号の欠如（又は本フォーマットによる入力信号への
同期の欠如）、従って本フォーマットによる信号の受信
から生じる出力信号をすべて消す必要があることを確実
に示すものとして利用できる。
【００２１】タイプ０のビットストリーム（従ってＩＢ
０）は、０から６３までの番号が付けられた６４ビット
の繰返し構造を有する。ビット２〜６３はまだ定義され
ていないので、これよりビット０及び１について述べ
る。
０）は、０から６３までの番号が付けられた６４ビット
の繰返し構造を有する。ビット２〜６３はまだ定義され
ていないので、これよりビット０及び１について述べ
る。
【００２２】−タイプ０のビット０ タイプ０のビット０（以下Ｐ１ＳＹＮＣという。）は、
ＩＢビットレートを６４で割ったレート、即ち２８２２
４００／６４＝４４１００ビット／秒のレートで繰返
す。よって、Ｐ１ＳＹＮＣの発生を入来する４４．１ｋ
Ｈｚのクロックに同期させ、受信側でＰ１ＳＹＮＣの到
来に同期した４４．１ｋＨｚを発生することにより、本
インタフェースを介して４４．１ｋＨｚのＰＣＴクロッ
クレートを送信することができる。
ＩＢビットレートを６４で割ったレート、即ち２８２２
４００／６４＝４４１００ビット／秒のレートで繰返
す。よって、Ｐ１ＳＹＮＣの発生を入来する４４．１ｋ
Ｈｚのクロックに同期させ、受信側でＰ１ＳＹＮＣの到
来に同期した４４．１ｋＨｚを発生することにより、本
インタフェースを介して４４．１ｋＨｚのＰＣＴクロッ
クレートを送信することができる。
【００２３】受信側の同期並びにＩＢ成分の多重分離及
び復号を可能にするものは、Ｐ１ＳＹＮＣのこの構造で
ある。本フォーマットにより負わされる１つのＩＢの総
経費は、２チャンネル・インタフェースの場合３３％の
固定費を含み、６チャンネル・インタフェースの場合は
１４％の固定費を、５６チャンネル・インタフェースの
場合は１．７５％の固定費を含む。これらの数字は、Ａ
ＥＳ／ＥＢＵの２チャンネル・インタフェースの６２．
５％の固定費又はＭＡＤＩの５６チャンネル・インタフ
ェースの４０％の固定費よりはるかに少ない。
び復号を可能にするものは、Ｐ１ＳＹＮＣのこの構造で
ある。本フォーマットにより負わされる１つのＩＢの総
経費は、２チャンネル・インタフェースの場合３３％の
固定費を含み、６チャンネル・インタフェースの場合は
１４％の固定費を、５６チャンネル・インタフェースの
場合は１．７５％の固定費を含む。これらの数字は、Ａ
ＥＳ／ＥＢＵの２チャンネル・インタフェースの６２．
５％の固定費又はＭＡＤＩの５６チャンネル・インタフ
ェースの４０％の固定費よりはるかに少ない。
【００２４】−タイプ０のビット１ タイプ０のビット１（以下Ｐ１ＣＴＲＬという。）は、
制御情報を含み、具体的にいうと、本インタフェースで
現在使用している各ＩＢのタイプ情報を含む。
制御情報を含み、具体的にいうと、本インタフェースで
現在使用している各ＩＢのタイプ情報を含む。
【００２５】各ＩＢのタイプは８ビットのシーケンスに
符号化されており、１個のビット「１」のあとに、その
タイプを含有する７ビット２進数（ＭＳＢが先に送られ
る）が続く。ＩＢ０が常にタイプ０であり、ただ１つの
ＩＢがタイプ０であるので、０が７個の２進シーケンス
「０００００００」は、Ｐ１ＣＴＲＬにおける１点でし
か起こりえず、Ｐ１ＣＴＲＬの復号のための同期マーク
として役立つ。各ＩＢのタイプは順番に送られる。現在
使用しているＮ個のＩＢに必要なタイプ情報より多くの
タイプ情報をＰ１ＣＴＲＬで送信することは可能である
が、そのような余分のタイプ情報は、使用されているＩ
Ｂのためのタイプ情報のあとにし、タイプ１２７とすべ
きである。
符号化されており、１個のビット「１」のあとに、その
タイプを含有する７ビット２進数（ＭＳＢが先に送られ
る）が続く。ＩＢ０が常にタイプ０であり、ただ１つの
ＩＢがタイプ０であるので、０が７個の２進シーケンス
「０００００００」は、Ｐ１ＣＴＲＬにおける１点でし
か起こりえず、Ｐ１ＣＴＲＬの復号のための同期マーク
として役立つ。各ＩＢのタイプは順番に送られる。現在
使用しているＮ個のＩＢに必要なタイプ情報より多くの
タイプ情報をＰ１ＣＴＲＬで送信することは可能である
が、そのような余分のタイプ情報は、使用されているＩ
Ｂのためのタイプ情報のあとにし、タイプ１２７とすべ
きである。
【００２６】タイプ１ タイプ１のＩＢは、個別的高サンプルレート音声信号の
１番目（そして恐らく唯一）のＩＢである。６４ＦＳ
（ＦＳ＝４４．１ｋＨｚ）の１ビット音声データの唯一
のチャンネルがタイプ１の唯一のＩＢによって送られ
る。タイプ１のＩＢで送られるビットの数字的意味は、
１である。
１番目（そして恐らく唯一）のＩＢである。６４ＦＳ
（ＦＳ＝４４．１ｋＨｚ）の１ビット音声データの唯一
のチャンネルがタイプ１の唯一のＩＢによって送られ
る。タイプ１のＩＢで送られるビットの数字的意味は、
１である。
【００２７】タイプ２ タイプ２のＩＢは、同じ信号の多数のビットを送るのに
使用する２以上のＩＢの２番目の又は直ぐ次のＩＢであ
る（即ち、２８２２４００ビット／秒より多いデータレ
ートをもつ信号は、２以上のＩＢに多重化できる。）。
タイプ２のＩＢの意味は、その前のＩＢと同じである。
よって、デュアル６４ＦＳ ＡＤＣからの（どちらも同
じ極性をもつ）又は３進表示の２つの１ビット出力は、
タイプ１及び２の２つのＩＢのシーケンスによって送れ
るであろう。
使用する２以上のＩＢの２番目の又は直ぐ次のＩＢであ
る（即ち、２８２２４００ビット／秒より多いデータレ
ートをもつ信号は、２以上のＩＢに多重化できる。）。
タイプ２のＩＢの意味は、その前のＩＢと同じである。
よって、デュアル６４ＦＳ ＡＤＣからの（どちらも同
じ極性をもつ）又は３進表示の２つの１ビット出力は、
タイプ１及び２の２つのＩＢのシーケンスによって送れ
るであろう。
【００２８】タイプ３ タイプ３のＩＢは、同じ信号の多数のビットを送るのに
使用する２以上のＩＢの２番目の又は直ぐ次のＩＢであ
る。タイプ３のＩＢの意味は、その前のＩＢの２倍であ
る。よって、６４ＦＳで作動する３ビットＡＤＣの出力
は、タイプ１，３及び３の３つのＩＢの、ＬＳＢが先に
あるシーケンスによって送れることになろう。
使用する２以上のＩＢの２番目の又は直ぐ次のＩＢであ
る。タイプ３のＩＢの意味は、その前のＩＢの２倍であ
る。よって、６４ＦＳで作動する３ビットＡＤＣの出力
は、タイプ１，３及び３の３つのＩＢの、ＬＳＢが先に
あるシーケンスによって送れることになろう。
【００２９】タイプ４ タイプ４のＩＢは、同じ信号を送るのに使用する２番目
（又は次）のビットの組の１番目のＩＢである。タイプ
４のＩＢの意味は、常に１である。よって、同じアナロ
グ信号に対して並列に動作し、１ビット６４ＦＳデジタ
ル信号の一部と考えられる２つの３ビットＡＤＣの出力
は、タイプ１，３，３，４，３及び３の６つのＩＢのシ
ーケンスによって送れることになろう。
（又は次）のビットの組の１番目のＩＢである。タイプ
４のＩＢの意味は、常に１である。よって、同じアナロ
グ信号に対して並列に動作し、１ビット６４ＦＳデジタ
ル信号の一部と考えられる２つの３ビットＡＤＣの出力
は、タイプ１，３，３，４，３及び３の６つのＩＢのシ
ーケンスによって送れることになろう。
【００３０】タイプ５ タイプ５のＩＢは、同じ信号を送るのに使用する２番目
（又は次）のビットの組の１組の１番目のＩＢである。
タイプ５のＩＢは、常に−１の意味をもつ。よって、同
じアナログ信号に対して差動的に動作し、１ビット６４
ＦＳデジタル信号の一部と考えられる２つの１ビットＡ
ＤＣの出力は、タイプ１及び５の２つのＩＢのシーケン
スによって送れるであろう。また、同じアナログ信号に
対して差動的に動作し、１ビット６４ＦＳデジタル信号
の一部と考えられる２つの３ビットＡＤＣの出力は、タ
イプ１，３，３，５，３及び３の６つのＩＢのシーケン
スによって送れることになろう。
（又は次）のビットの組の１組の１番目のＩＢである。
タイプ５のＩＢは、常に−１の意味をもつ。よって、同
じアナログ信号に対して差動的に動作し、１ビット６４
ＦＳデジタル信号の一部と考えられる２つの１ビットＡ
ＤＣの出力は、タイプ１及び５の２つのＩＢのシーケン
スによって送れるであろう。また、同じアナログ信号に
対して差動的に動作し、１ビット６４ＦＳデジタル信号
の一部と考えられる２つの３ビットＡＤＣの出力は、タ
イプ１，３，３，５，３及び３の６つのＩＢのシーケン
スによって送れることになろう。
【００３１】タイプ６ タイプ６のＩＢは、６４ＦＳのタイムスロットを占める
２番目（又は次）のサンプルを始めるものである。タイ
プ６のＩＢは、１の意味を有する。したがって、１２８
ＦＳ信号は、タイプ１及び６の２つのＩＢのシーケンス
によって送れることになる。２５６ＦＳの信号は、タイ
プ１，６，６及び６のシーケンスになろう。単一の信号
を表すのに使用する１２８ＦＳで差動的に動作する１対
の１ビットＡＤＣでは、１，５，６及び５となるであろ
う。タイプ６のＩＢのあとに続くタイプのシーケンス
は、前のタイプ１又はタイプ６のＩＢに続くシーケンス
と同じになるのが普通である。これにより、確実に信号
の各サンプルを同じ方法で表すことができる。
２番目（又は次）のサンプルを始めるものである。タイ
プ６のＩＢは、１の意味を有する。したがって、１２８
ＦＳ信号は、タイプ１及び６の２つのＩＢのシーケンス
によって送れることになる。２５６ＦＳの信号は、タイ
プ１，６，６及び６のシーケンスになろう。単一の信号
を表すのに使用する１２８ＦＳで差動的に動作する１対
の１ビットＡＤＣでは、１，５，６及び５となるであろ
う。タイプ６のＩＢのあとに続くタイプのシーケンス
は、前のタイプ１又はタイプ６のＩＢに続くシーケンス
と同じになるのが普通である。これにより、確実に信号
の各サンプルを同じ方法で表すことができる。
【００３２】タイプ１〜６の要約 これらのタイプの属性を要約すると、次のとおりであ
る。 タイプ 意 味 動 作 １ １ 新しい信号をスタートさせる ２ 前と同じ ３ 前の２倍 ４ １ ５ −１ ６ １ サンプルレートを６４ＦＳだけ増す
る。 タイプ 意 味 動 作 １ １ 新しい信号をスタートさせる ２ 前と同じ ３ 前の２倍 ４ １ ５ −１ ６ １ サンプルレートを６４ＦＳだけ増す
【００３３】タイプ１〜６の意図は、単項の、２進の及
び／又は差動的な表示を用いて６４ＦＳ又はそれの整数
倍の信号の伝送を可能にすることである。
び／又は差動的な表示を用いて６４ＦＳ又はそれの整数
倍の信号の伝送を可能にすることである。
【００３４】タイプ７〜３１ これらのタイプのＩＢは、現在まだ定義されていない。
【００３５】タイプ３２ タイプ３２のＩＢは、ＡＥＳ／ＥＢＵの２チャンネル
（６４ビット）ＰＣＭデータを伝送する。ＡＥＳ／ＥＢ
Ｕの４４．１ｋＨｚのサンプリングレートのみが支持さ
れる。タイプ３２のビットストリームは、０から６３ま
での番号が付けられた６４ビットの繰返し構造を有す
る。上述のように、タイプ３２のＩＢのビット０は、Ｉ
Ｂ０のビット０（Ｐ１ＳＹＮＣ）と同期している。
（６４ビット）ＰＣＭデータを伝送する。ＡＥＳ／ＥＢ
Ｕの４４．１ｋＨｚのサンプリングレートのみが支持さ
れる。タイプ３２のビットストリームは、０から６３ま
での番号が付けられた６４ビットの繰返し構造を有す
る。上述のように、タイプ３２のＩＢのビット０は、Ｉ
Ｂ０のビット０（Ｐ１ＳＹＮＣ）と同期している。
【００３６】ＡＥＳ／ＥＢＵフォーマット（プリアンブ
ル、同期信号などを含む。）からのマッピングは、次の
とおりである。このマッピングは、６４ビットのフレー
ムのスタート位置が既知であるという事実を利用してい
る。タイプ３２のＩＢのビット４〜３１及びビット３６
〜６３は、ＡＥＳ／ＥＢＵインタフェースにおける同じ
ビットと同一である。ビット０〜３及び３２〜３５だけ
は、それらがＡＥＳ／ＥＢＵプリアンブル・タイプの符
号化を含む点において異なる。
ル、同期信号などを含む。）からのマッピングは、次の
とおりである。このマッピングは、６４ビットのフレー
ムのスタート位置が既知であるという事実を利用してい
る。タイプ３２のＩＢのビット４〜３１及びビット３６
〜６３は、ＡＥＳ／ＥＢＵインタフェースにおける同じ
ビットと同一である。ビット０〜３及び３２〜３５だけ
は、それらがＡＥＳ／ＥＢＵプリアンブル・タイプの符
号化を含む点において異なる。
【００３７】ＡＥＳ／ＥＢＵプリアンブルの符号化に用
いる規約は、次のとおりである。
いる規約は、次のとおりである。
【００３８】タイプ３３〜６２ これらのタイプのＩＢは、現在定義されていない。タイプ６３ タイプ６３は、単に使用されないＩＢを示すだけであ
る。タイプ６４ タイプ６４は、まだ定義されていない。
る。タイプ６４ タイプ６４は、まだ定義されていない。
【００３９】タイプ６５〜１２６ タイプ６５〜１２６のＩＢは、考慮中のタイプより小さ
い６４の値をもつタイプのうち消されるＩＢを示す。タ
イプ番号６４における有効ビットは、単に「消されてい
る」を示すだけである。ただし、含まれるタイプ情報
（タイプの下位６ビットに保持されている）は、適当な
出力を作成する受信回路（及びその出力が供給されるす
べての機器）により、当該タイプの情報を受信するのに
使用されることがある。
い６４の値をもつタイプのうち消されるＩＢを示す。タ
イプ番号６４における有効ビットは、単に「消されてい
る」を示すだけである。ただし、含まれるタイプ情報
（タイプの下位６ビットに保持されている）は、適当な
出力を作成する受信回路（及びその出力が供給されるす
べての機器）により、当該タイプの情報を受信するのに
使用されることがある。
【００４０】６４より大きいタイプの作用は、受信側の
出力に不要の雑音を生じることなく、例えばタイプ１か
らタイプ３２へ１→６５→９６→３２の順序でＩＢのタ
イプの変更を可能とすることである。この順序は、受信
側に次の動作を起させる。 タイプ 動 作 １ ６４ＦＳの音声信号を送信する。 ６５ 受信側は６４ＦＳ出力を消す。 ９６ 受信側は出力モードを消音されたＡＥＳ／ＥＢＵに変える。 ３２ 受信側はＡＥＳ／ＥＢＵ出力の消音を解除する。
出力に不要の雑音を生じることなく、例えばタイプ１か
らタイプ３２へ１→６５→９６→３２の順序でＩＢのタ
イプの変更を可能とすることである。この順序は、受信
側に次の動作を起させる。 タイプ 動 作 １ ６４ＦＳの音声信号を送信する。 ６５ 受信側は６４ＦＳ出力を消す。 ９６ 受信側は出力モードを消音されたＡＥＳ／ＥＢＵに変える。 ３２ 受信側はＡＥＳ／ＥＢＵ出力の消音を解除する。
【００４１】タイプ１２７ タイプ１２７は、使用されないＩＢを示すだけである。
【００４２】前述のように、マルチプレクサ２０に供給
される各ビットストリームは、対応するＩＢタイプ及び
１からＮまでの対応するＩＢ番号を有する。タイプ０の
ＩＢ（即ち、ＩＢ０）は、制御／同期信号発生回路１０
により生成される。
される各ビットストリームは、対応するＩＢタイプ及び
１からＮまでの対応するＩＢ番号を有する。タイプ０の
ＩＢ（即ち、ＩＢ０）は、制御／同期信号発生回路１０
により生成される。
【００４３】図６は、図１のマルチプレクサ２０の具体
例を示す概略図である。図６において、Ｎ×６４×４４
１００に等しいクロックレートをもつビットクロック２
００が供給又は発生される。図６の例では、ＩＢの数Ｎ
は４であるからビットクロックは１１．２８９６ＭＨｚ
である。このビットクロックは、分割回路２１０に供給
されてＮで割算される。分割回路２１０は２つの出力を
発生し、１つは２．８２２ＭＨｚのＩＢビットクロック
２２０であり、もう１つは、ビットクロック２００のレ
ートで０からＮ−１まで周期的にカウントする多重制御
信号２３０である。
例を示す概略図である。図６において、Ｎ×６４×４４
１００に等しいクロックレートをもつビットクロック２
００が供給又は発生される。図６の例では、ＩＢの数Ｎ
は４であるからビットクロックは１１．２８９６ＭＨｚ
である。このビットクロックは、分割回路２１０に供給
されてＮで割算される。分割回路２１０は２つの出力を
発生し、１つは２．８２２ＭＨｚのＩＢビットクロック
２２０であり、もう１つは、ビットクロック２００のレ
ートで０からＮ−１まで周期的にカウントする多重制御
信号２３０である。
【００４４】ＩＢビットクロックは、更に分割回路２４
０に供給されて６４で割算され、４４．１ｋＨｚのクロ
ック２５０を発生すると共に、前と同様、ＩＢクロック
２２０のレートで０から６３まで周期的にカウントする
６ビットの多重制御信号２６０を発生する。
０に供給されて６４で割算され、４４．１ｋＨｚのクロ
ック２５０を発生すると共に、前と同様、ＩＢクロック
２２０のレートで０から６３まで周期的にカウントする
６ビットの多重制御信号２６０を発生する。
【００４５】４４．１ｋＨｚクロックは、更に他の分割
回路２７０に供給されて８で割算され、５５１２．５Ｈ
ｚのクロック２８０と、４４．１ｋＨｚクロックのレー
トで０から７まで周期的にカウントする３ビット多重制
御信号２９０とを発生する。最後に、５５１２．５Ｈｚ
のクロック２８０はＮで割算され、５５１２．５Ｈｚク
ロックのレートで０からＮ−１まで周期的にカウントす
る２ビットの多重制御信号３００が生成される。
回路２７０に供給されて８で割算され、５５１２．５Ｈ
ｚのクロック２８０と、４４．１ｋＨｚクロックのレー
トで０から７まで周期的にカウントする３ビット多重制
御信号２９０とを発生する。最後に、５５１２．５Ｈｚ
のクロック２８０はＮで割算され、５５１２．５Ｈｚク
ロックのレートで０からＮ−１まで周期的にカウントす
る２ビットの多重制御信号３００が生成される。
【００４６】４つのＩＢタイプの組を循環するＮウェイ
・マルチプレクサ３１０は、ＩＢタイプを指定する７ビ
ットのデータを受ける。この例では、４つのＩＢがあ
る。即ち、タイプ０（制御）のＩＢと、１ビット・デジ
タル音声データ（いわゆる「ＤＳＤ」データ）を伝送す
る２つのタイプ１のＩＢと、多重ＡＥＳ／ＥＢＵ ＰＣ
Ｍ信号を伝送するタイプ３２のＩＢの４つである。
・マルチプレクサ３１０は、ＩＢタイプを指定する７ビ
ットのデータを受ける。この例では、４つのＩＢがあ
る。即ち、タイプ０（制御）のＩＢと、１ビット・デジ
タル音声データ（いわゆる「ＤＳＤ」データ）を伝送す
る２つのタイプ１のＩＢと、多重ＡＥＳ／ＥＢＵ ＰＣ
Ｍ信号を伝送するタイプ３２のＩＢの４つである。
【００４７】マルチプレクサ３１０の出力はもう１つの
マルチプレクサ３２０に送られ、そこで、ＩＢタイプを
指定する７ビットのワードが、８ビット毎に挿入される
「１」と直列化される。これらは、更に他のマルチプレ
クサ３３０にＩＢ０のビット１、即ち前述のＰ１ＣＴＲ
Ｌとして送られる。Ｐ１ＳＹＮＣは、マルチプレクサ３
３０に供給されてＩＢ０のビット０となる。ＩＢ０の残
りのビットは、現在定義されていないが、マルチプレク
サ３３０で算入されることになろう。マルチプレクサ３
３０は、ＩＢ０の６４ビットを直列化する作用を行う。
マルチプレクサ３２０に送られ、そこで、ＩＢタイプを
指定する７ビットのワードが、８ビット毎に挿入される
「１」と直列化される。これらは、更に他のマルチプレ
クサ３３０にＩＢ０のビット１、即ち前述のＰ１ＣＴＲ
Ｌとして送られる。Ｐ１ＳＹＮＣは、マルチプレクサ３
３０に供給されてＩＢ０のビット０となる。ＩＢ０の残
りのビットは、現在定義されていないが、マルチプレク
サ３３０で算入されることになろう。マルチプレクサ３
３０は、ＩＢ０の６４ビットを直列化する作用を行う。
【００４８】直列のＩＢ０データは、２つのタイプ１の
ＩＢ（ＩＢ１とＩＢ２）及び直列化されたＡＥＳ／ＥＢ
Ｕ音声信号（受信部及びマルチプレクサ３４０により直
列化される）と共にスクランブルされ、トランジション
・ジェネレータを経てマルチプレクサ３５０に供給さ
れ、全部で４つのＩＢより成る１つの直列ビットストリ
ームとなる。最後に、この直列ビットストリームは、ス
クランブル（３０）されトランジション・ジェネレータ
４０に供給される。
ＩＢ（ＩＢ１とＩＢ２）及び直列化されたＡＥＳ／ＥＢ
Ｕ音声信号（受信部及びマルチプレクサ３４０により直
列化される）と共にスクランブルされ、トランジション
・ジェネレータを経てマルチプレクサ３５０に供給さ
れ、全部で４つのＩＢより成る１つの直列ビットストリ
ームとなる。最後に、この直列ビットストリームは、ス
クランブル（３０）されトランジション・ジェネレータ
４０に供給される。
【００４９】図６の装置全体で、データストリームに生
じる遅延は、恐らくＩＢクロックの１周期程度の極めて
小さいものである。したがって、出力ビットストリーム
では４ビット毎に同じＩＢからのビットが来るので、ビ
ットストリームは次のように見える。（ＩＢ０からのビ
ット)(ＩＢ１からのビット)(ＩＢ２からのビット)(ＩＢ
３からのビット)(ＩＢ０からのビット）‥‥‥
じる遅延は、恐らくＩＢクロックの１周期程度の極めて
小さいものである。したがって、出力ビットストリーム
では４ビット毎に同じＩＢからのビットが来るので、ビ
ットストリームは次のように見える。（ＩＢ０からのビ
ット)(ＩＢ１からのビット)(ＩＢ２からのビット)(ＩＢ
３からのビット)(ＩＢ０からのビット）‥‥‥
【００５０】各ＩＢからのビット内で、これらは、連続
ＤＳＤ信号の場合のように受信ビットの間を次々に進む
か、或いはＩＢ０及びＡＥＳ／ＥＢＵ信号のような６４
ビット信号の場合のように連続ワードのビット０〜６３
を循環することになる。
ＤＳＤ信号の場合のように受信ビットの間を次々に進む
か、或いはＩＢ０及びＡＥＳ／ＥＢＵ信号のような６４
ビット信号の場合のように連続ワードのビット０〜６３
を循環することになる。
【００５１】ＩＢ０からの８個の連続するビットのグル
ープは、送信される種々のＩＢのタイプを指定する。Ｉ
Ｂ０自体のタイプコードが最初に来て、ＩＢ１に対する
タイプコードがこれに続き、以下同様にタイプコードは
０〜ＮのＩＢの組を循環する。ＩＢ０に対するコード
は、７個の隣接するゼロより成る唯一のコードである点
において独特であるので、これを受信側で、残りのＩＢ
に対するＩＢタイプの復号を同期させるのに使用するこ
とができる。
ープは、送信される種々のＩＢのタイプを指定する。Ｉ
Ｂ０自体のタイプコードが最初に来て、ＩＢ１に対する
タイプコードがこれに続き、以下同様にタイプコードは
０〜ＮのＩＢの組を循環する。ＩＢ０に対するコード
は、７個の隣接するゼロより成る唯一のコードである点
において独特であるので、これを受信側で、残りのＩＢ
に対するＩＢタイプの復号を同期させるのに使用するこ
とができる。
【００５２】図７は、クロック信号Ｐ１ＳＹＮＣを発生
する回路を示す概略図である。この回路は、先に述べた
スクランブル回路と基本的に似ているが、ビット挿入回
路４００を有する点が異なる。ビット挿入回路４００
は、一連の遅延ユニットの中にゼロを挿入する。ただ
し、初期のロックアップ（施錠）状態を避けるために幾
つかの１（例えば９個の１）を供給する作動開始状態で
は、別である。初期の作動開始状態ののち、図７の回路
の出力Ｓは次のように表すことができよう。 Ｓ＝Ｓ-5* Ｓ-9
する回路を示す概略図である。この回路は、先に述べた
スクランブル回路と基本的に似ているが、ビット挿入回
路４００を有する点が異なる。ビット挿入回路４００
は、一連の遅延ユニットの中にゼロを挿入する。ただ
し、初期のロックアップ（施錠）状態を避けるために幾
つかの１（例えば９個の１）を供給する作動開始状態で
は、別である。初期の作動開始状態ののち、図７の回路
の出力Ｓは次のように表すことができよう。 Ｓ＝Ｓ-5* Ｓ-9
【００５３】前述のとおり、クロック信号は、ビットス
トリーム内で（６４×Ｎ）ビット毎に現れる１ビット
（ＩＢ０のビット０）としてビットストリームの中に多
重化される。従って、受信側で送信側のクロックに同期
させて受信したデータを正確に復号するために、図８の
回路を用いて対比を行い、Ｎ×６４の考えられる各ビッ
ト位置におけるクロック信号の存在を検出する。
トリーム内で（６４×Ｎ）ビット毎に現れる１ビット
（ＩＢ０のビット０）としてビットストリームの中に多
重化される。従って、受信側で送信側のクロックに同期
させて受信したデータを正確に復号するために、図８の
回路を用いて対比を行い、Ｎ×６４の考えられる各ビッ
ト位置におけるクロック信号の存在を検出する。
【００５４】図８において、入来するビットストリーム
は、同期コントローラ５００により設定された、ビット
ストリームの残部と関連する或るビット位置で、６４及
びＮ（ＩＢの数）で割算される。分割段の出力Ｓはそれ
から、 Ｓ* Ｓ-5* Ｓ-9 を発生するように処理される。
は、同期コントローラ５００により設定された、ビット
ストリームの残部と関連する或るビット位置で、６４及
びＮ（ＩＢの数）で割算される。分割段の出力Ｓはそれ
から、 Ｓ* Ｓ-5* Ｓ-9 を発生するように処理される。
【００５５】この処理結果が一貫してゼロであれば、Ｉ
Ｂ０のビット０に対する正確なビット位置が発見された
ことになり、残りのＩＢをそのビット位置を基準にして
復号することができる。同期コントローラは、受信回路
の残部にロッキング情報を送信し、図６の装置と相補的
な仕方で上記ビットストリームを多重分離させる。
Ｂ０のビット０に対する正確なビット位置が発見された
ことになり、残りのＩＢをそのビット位置を基準にして
復号することができる。同期コントローラは、受信回路
の残部にロッキング情報を送信し、図６の装置と相補的
な仕方で上記ビットストリームを多重分離させる。
【００５６】上記処理結果が０でなければ、同期コント
ローラ５００は、分割回路５１０を１ビットだけずらせ
て、考えられる他のビット位置を調べさせるようにす
る。以下同様である。
ローラ５００は、分割回路５１０を１ビットだけずらせ
て、考えられる他のビット位置を調べさせるようにす
る。以下同様である。
【００５７】このプロセスの裏側にある数学的処理か
ら、当該位置における入来ビットストリームが送信側の
クロックと相互に関連しているかどうかについて比較的
自信のもてる答えが得られるまでに、約１１ビットに対
してだけ相関関係をテストすればよいことが分かる。し
たがって、極めて短時間に同期を達成することができ
る。
ら、当該位置における入来ビットストリームが送信側の
クロックと相互に関連しているかどうかについて比較的
自信のもてる答えが得られるまでに、約１１ビットに対
してだけ相関関係をテストすればよいことが分かる。し
たがって、極めて短時間に同期を達成することができ
る。
【００５８】
【発明の効果】以上述べたとおり、本発明によれば、多
大の固定費がかからないデータ送信及び受信装置を得る
ことができる。
大の固定費がかからないデータ送信及び受信装置を得る
ことができる。
【図１】本発明を適用したデータ送受信装置の概略図で
ある。
ある。
【図２】図１のスクランブル回路の概略図である。
【図３】図１のトランジション・ジェネレータ回路の概
略図である。
略図である。
【図４】図１の微分回路の概略図である。
【図５】図１のデスクランブル回路の概略図である。
【図６】図１のマルチプレクサの具体例を示すブロック
図である。
図である。
【図７】クロック発生回路を示す概略図である。
【図８】図１のクロック抽出回路の概略図である。
１０，２０‥‥制御データストリーム生成手段及び多重
化手段、８０，９０‥‥制御データストリーム識別手段
及び識別データ検出手段
化手段、８０，９０‥‥制御データストリーム識別手段
及び識別データ検出手段
Claims (11)
- 【請求項１】 所定の等しいデータレートの１以上のチ
ャンネル・データストリームを多重化して１つの送信デ
ータストリームとするデータ送信装置であって、 上記チャンネル・データレートと同じデータレートの制
御データストリームを生成するに際し、該制御データス
トリームの最初の周期的に繰返す部分が同期信号とな
り、該制御データストリームの２番目の周期的に繰返す
部分が、上記チャンネル・データストリームの所定の順
序付けを参照して該チャンネル・データストリームに関
する情報を指定する識別データとなるように上記制御デ
ータストリームを生成する手段と、 上記制御データストリームと上記１以上のチャンネル・
データストリームとを同じサイズのデータ部分が繰返さ
れるように多重化するに際し、上記チャンネル・データ
ストリームの所定の順序付けに従って上記制御データス
トリームからのデータ部分のあとに上記チャンネル・デ
ータストリームの各々からのデータ部分が続くように多
重化する手段とを具えたデータ送信装置。 - 【請求項２】 上記の各データ部分は１データビットよ
り成る請求項１の送信装置。 - 【請求項３】 上記識別データは、上記チャンネル・デ
ータストリームの所定の順序付けに従って各チャンネル
・データストリームの属性を指定する一連の周期的デー
タワードより成る請求項１又は２の送信装置。 - 【請求項４】 上記一連の周期的な識別データは、上記
一連の周期的データワード内の所定の位置を示す同期デ
ータワードを含む請求項３の送信装置。 - 【請求項５】 所定の等しいデータレートの１以上のチ
ャンネル・データストリームと制御データストリームと
が、同じサイズのデータ部分が繰返されるように、且
つ、上記チャンネル・データストリームの所定の順序付
けに従って上記制御データストリームからのデータ部分
のあとに上記チャンネル・データストリームの各々から
のデータ部分が続くように多重化された多重送信データ
ストリームを受信するデータ受信装置であって、 同期信号を表す上記制御データストリームの最初の周期
的に繰返す部分を検出し、それにより上記送信データス
トリーム内の上記制御データストリームを識別する手段
と、 上記チャンネルデータストリームの所定の順序付けを参
照して該チャンネル・データストリームに関する情報を
指定する識別データを与える、上記制御データストリー
ムの２番目の周期的に繰返す部分を検出する手段とを具
えたデータ受信装置。 - 【請求項６】 上記の各データ部分は１データビットよ
り成る請求項５の受信装置。 - 【請求項７】 上記識別データは、上記チャンネル・デ
ータストリームの所定の順序付けに従って各チャンネル
・データストリームの属性を指定する一連の周期的デー
タワードより成る請求項５又は６の受信装置。 - 【請求項８】 上記一連の周期的な識別データは、上記
一連の周期的データワード内の所定の位置を示す同期デ
ータワードを含む請求項７の受信装置。 - 【請求項９】 上記チャンネル・データストリームは１
ビット・デジタル音声データを搬送する請求項１〜８の
いずれか１項の装置。 - 【請求項１０】 上記所定のデータレートは２８２２４
００ビット／秒である請求項１〜９のいずれか１項の装
置。 - 【請求項１１】 請求項１〜４のいずれか１項に記載の
データ送信装置と、 請求項５〜８のいずれか１項に記載のデータ受信装置
と、 上記データ送信装置により出力されるデータを搬送し、
上記データ受信装置の入力データとするデータ伝送媒体
とを具えたデータ送受信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9820759A GB2342013B (en) | 1998-09-23 | 1998-09-23 | Multiplexing digital signals |
| GB9820759:0 | 1998-09-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000115103A true JP2000115103A (ja) | 2000-04-21 |
Family
ID=10839359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11208181A Pending JP2000115103A (ja) | 1998-09-23 | 1999-07-22 | デ―タ送信装置及びデ―タ受信装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6744788B2 (ja) |
| EP (1) | EP0982887A3 (ja) |
| JP (1) | JP2000115103A (ja) |
| GB (1) | GB2342013B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002089412A1 (fr) * | 2001-04-27 | 2002-11-07 | Sony Corporation | Appareil d'emission de donnees, appareil de reception de donnees, procede d'emission de donnees, procede de reception de donnees et systeme de transfert |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020039388A1 (en) * | 2000-02-29 | 2002-04-04 | Smart Kevin J. | High data-rate powerline network system and method |
| US7190685B2 (en) * | 2001-02-08 | 2007-03-13 | Lucent Technologies Inc. | Control information transmission in a wireless communication system |
| US20040213350A1 (en) * | 2003-04-24 | 2004-10-28 | Frith Peter J. | Interface format for PCM and DSD devices |
| US8565519B2 (en) * | 2007-02-09 | 2013-10-22 | Qualcomm Incorporated | Programmable pattern-based unpacking and packing of data channel information |
| US8204220B2 (en) * | 2008-09-18 | 2012-06-19 | Sony Corporation | Simulcrypt key sharing with hashed keys |
| US9838675B2 (en) | 2015-02-03 | 2017-12-05 | Barco, Inc. | Remote 6P laser projection of 3D cinema content |
| WO2017172514A1 (en) * | 2016-03-29 | 2017-10-05 | Barco, Inc. | Synchronized media content on a plurality of display systems in an immersive media system |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3065303A (en) * | 1962-11-20 | Input i | ||
| US3710056A (en) * | 1966-05-25 | 1973-01-09 | Nippon Electric Co | Time-division multiplex delta-modulation communication system |
| JPS5125688B1 (ja) * | 1968-12-10 | 1976-08-02 | ||
| GB1486887A (en) * | 1973-09-05 | 1977-09-28 | Post Office | Telecommunication signal frame alignment arrangements |
| US4009346A (en) * | 1974-12-30 | 1977-02-22 | International Business Machines Corporation | Distributional activity compression |
| DE3010702C2 (de) * | 1980-03-20 | 1982-11-04 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Digitales Nachrichtenübermittlungssystem |
| US4437182A (en) * | 1981-01-12 | 1984-03-13 | General Datacomm Industries, Inc. | Method and apparatus for interleaving control signals |
| CA1261080A (en) * | 1985-12-30 | 1989-09-26 | Shunichiro Tejima | Satellite communications system with random multiple access and time slot reservation |
| JPH0622359B2 (ja) * | 1987-12-14 | 1994-03-23 | 富士通株式会社 | フレーム同期方式 |
| FR2641925B1 (fr) * | 1988-12-27 | 1994-06-17 | Bull Sa | Controleur de communications rnis multiprotocoles |
| US5005171A (en) * | 1990-01-09 | 1991-04-02 | At&T Bell Laboratories | Telecommunication transmission format suited for network-independent timing environments |
| NZ239283A (en) * | 1990-08-23 | 1994-09-27 | Ericsson Telefon Ab L M | Mobile cellular radio: handoff between half rate and full rate channels according to estimated received signal quality |
| EP0486874B1 (en) * | 1990-11-21 | 2002-03-20 | Mitsubishi Denki Kabushiki Kaisha | Multiplex digital communication system for transmitting channel identification information |
| FI94694C (fi) * | 1992-05-22 | 1995-10-10 | Nokia Telecommunications Oy | Menetelmä sivuinformaation siirtämiseksi aikajakokanavoidussa peruskanavointijärjestelmässä |
| US5335228A (en) * | 1992-09-30 | 1994-08-02 | At&T Bell Laboratories | Synchronization related to data streams |
| US5793760A (en) * | 1993-05-07 | 1998-08-11 | Gpt Limited | Method of multiplexing and a multiplexer |
| US5506866A (en) * | 1993-11-15 | 1996-04-09 | At&T Corp. | Side-channel communications in simultaneous voice and data transmission |
| EP0755134A1 (en) * | 1995-07-20 | 1997-01-22 | ALCATEL BELL Naamloze Vennootschap | Frame synchronisation method |
| DE19535123A1 (de) * | 1995-09-21 | 1997-03-27 | Siemens Ag | Verfahren zur Steuerung der Übertragung von digitalen Nachrichtensignalen über ein Zeitmultiplex-Übertragungsmedium |
| US5941936A (en) * | 1996-10-31 | 1999-08-24 | Taylor Group Of Companies, Inc. | One-bit run-length encoding and playback system |
-
1998
- 1998-09-23 GB GB9820759A patent/GB2342013B/en not_active Expired - Fee Related
-
1999
- 1999-07-22 JP JP11208181A patent/JP2000115103A/ja active Pending
- 1999-07-26 EP EP99305889A patent/EP0982887A3/en not_active Withdrawn
- 1999-09-21 US US09/400,504 patent/US6744788B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002089412A1 (fr) * | 2001-04-27 | 2002-11-07 | Sony Corporation | Appareil d'emission de donnees, appareil de reception de donnees, procede d'emission de donnees, procede de reception de donnees et systeme de transfert |
| JP2002330133A (ja) * | 2001-04-27 | 2002-11-15 | Sony Corp | データ送信装置、データ受信装置、データ送信方法、データ受信方法、伝送システム |
| US7286602B2 (en) | 2001-04-27 | 2007-10-23 | Sony Corporation | Method of data transmission for N-channel digital data in an M-channel block format |
| KR100841040B1 (ko) * | 2001-04-27 | 2008-06-24 | 소니 가부시끼 가이샤 | 데이터송신장치, 데이터수신장치, 데이터송신방법,데이터수신방법, 전송시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9820759D0 (en) | 1998-11-18 |
| GB2342013B (en) | 2003-06-25 |
| US6744788B2 (en) | 2004-06-01 |
| GB2342013A (en) | 2000-03-29 |
| US20030179782A1 (en) | 2003-09-25 |
| EP0982887A3 (en) | 2005-12-07 |
| EP0982887A2 (en) | 2000-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750173A (en) | Method of transmitting audio information and additional information in digital form | |
| US20070189411A1 (en) | Audio encoding and transmission method | |
| US6054944A (en) | Data transmission method and device using 8-10 bit conversion and successive plus and minus running disparity synchronous data words | |
| JP2000115103A (ja) | デ―タ送信装置及びデ―タ受信装置 | |
| US5257259A (en) | Ring-type local area network | |
| EP0286609A1 (en) | Encoding method in transmission of plurality of oversampled data channels, and apparatus for carrying out the method | |
| JPH04262650A (ja) | ブロックコードでコード化されたメインチャネルと付加チャネルとを有する伝送装置 | |
| KR860003717A (ko) | 암호 디지탈 신호 송수신 방법 및 장치 | |
| JP2008005193A (ja) | シリアル伝送システム、伝送装置、及びシリアル伝送方法 | |
| US7702005B2 (en) | Method for transmitting and/or receiving audio data of a plurality of audio sources through a single SPDIF link, and related apparatus | |
| Caine et al. | NICAM 3: near-instantaneously companded digital transmission system for high-quality sound programmes | |
| US4939729A (en) | Process for the switching of asynchronous digital signals and device for the implementation of this process | |
| JPH11298999A (ja) | 多チャンネルｐｃｍ音声信号伝送方式 | |
| GB2342015A (en) | Synchronising digital signals | |
| JPS5846108B2 (ja) | 音声・デ−タ同時サ−ビス方式 | |
| JPH0897792A (ja) | ディジタル多重化伝送方式 | |
| Yi-Fan et al. | Design Of aes/ebu audio transceiver system based on fpga | |
| GB2342016A (en) | Interfacing digital signals | |
| JP2573766B2 (ja) | 映像信号送受信装置 | |
| JP3248503B2 (ja) | 時分割多重回路及び時分割多重方法 | |
| JPH11511604A (ja) | 多重化／多重化解除方法 | |
| JP3317296B2 (ja) | チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置 | |
| JP3092037B2 (ja) | 音声情報多重伝送方法 | |
| JP2024038741A (ja) | 送信装置、受信装置および送受信システム | |
| JP2894705B2 (ja) | 同期信号多重伝送方式 |