JPH0397034A - 端末機のプログラム修正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は外部のホストシステムに対して伝送路を介して
接続された端末機に係わり、特に、業務プログラムの修
正作業を簡素化した端末機のプログラム修正装置に関す
る。

［従来の技術］ ホストシステムに対して専用の伝送回路又は電話回線を
介して接続された端末機は例えば第８図に示すように構
戒されている。すなわち、各種情報処理を実行するＣＰ
Ｕ　（中央処理装置）にバスライン２を介して、システ
ムプログラムや業務プログラム等の固定データを記憶す
るＲ　Ｏ　Ｍ　３、業務データ等の可変データを一時記
憶するＲＡＭ４、外部のホストシステム６に対して例え
ば電話回線等の伝送路５を介して接続されたシリアル・
インタフェース７、予備のためのパラレル・インタフェ
ース８、キーボード９から操作信号が人力されるインタ
フェース１０、各種業務データを表示する表示器１１へ
表示信号を出力するインタフェース１２等が接続されて
いる。

そして、例えばキーボード９から入力されたデータに対
してＲＯＭ３に記憶された業務プログラムに従って各種
処理を行い処理結果を業務データとして伝送路５を介し
てホストシステム６へ送信する。また、ホストシステム
６から返信されてくる各種教務データを受信して表示器
１１へ表示する。

このような端末機において、業務内容が一部変更になっ
たり、業務プログラムに欠陥が発見された場合には、Ｒ
ＯＭ３に記憶されている業務プログラムを修正する必要
がある。通常、業務プログラムに仕様変更が生じると、
現在端末機内に例えばＩＣソケット等を介して装着され
ているＲＯＭ３を取外して、修正後の業務プログラムが
書込まれた新たなＲＯＭをＩＣソケットに装着するよう
にしている。

［発明が解決しよ，つとする課８］ しかしながら、上述した業務内容変更に伴う業務プログ
ラムの変更は改良のために頻繁に生じるので、例えばサ
ービスマンがその都度新たな業務プログラムが書き込ま
れたＲＯＭを持参して端末機の設置場所へ赴いてＲＯＭ
の取替え作業を行う必要があり、業務プログラム・の変
更作業が非常に繁雑になる。

このような不都合を解消するために、業務プログラムを
バッテリバックアップされたＲＡＭ内に記憶させ、プロ
グラム修正が生じると、修正後のプログラムが書込まれ
たＲＡＭ等の記憶素子を有したプログラムローダを準備
して、やはり各端末機へ赴きＲＡＭに修正後の業務プロ
グラムを書込む手法が考えられる。しかし、このような
プログラムローダを用いたとしても、サービスマンは各
端末機へ赴かなければならず、根本的な解決策とはなら
ない。

さらに、ＲＡＭに記憶された業務プログラムをホストシ
ステム６から直接伝送路５を介して修正後の新たな業務
プログラムに書替える手法が提唱されている。この場合
、サービスマンは各端末機へ赴く必要がないので、プロ
グラム変更業務が簡素化される。

しかし、一般に業務プログラムは膨大な量に達するので
、業務プログラム全部をＲＡＭに書込むのに多大の時間
を必要とする。その結果、例えば電話回線等の伝送路５
を使用する時間が長くなり、通信費が増大する問題があ
る。また、長時間を必要とするプログラム書替え期間中
は端末機を使用できないので、業務時間外に行なわなけ
ればならない不便さがある。

本発明はこのような事情に鑑みてなされたものであり、
プログラムの改訂番号を示すバージョンと修正情報のみ
を不揮発性メモリ内に記憶して、実際の業務開始前に業
務プログラムを修正情報で修正することにより、プログ
ラム変更が生じた場合にホストシステムからバージョン
と修正情報のみを端末機へ送信すればよく、端末機内で
プログラム変更に要する時間を短縮できるとともに、プ
ログラム修正業務を大幅に簡素化できる端末機のプログ
ラム修正装置を提供することを目的とする。

［課題を解決するための手段］ 上記課題を解消するために本発明の端末機のプログラム
修正装置は、外部のホストシステムに対して伝送路を介
して接続され、プログラムメモリに記憶された業務プロ
グラムに従って所定業務を行うと共に、ホストシステム
との間で業務データの授受を行う端末機において、 プログラムメモリ内に形成されこのプログラムメモリに
記憶された業務プログラムのバージョンを記憶するプロ
グラムバージョンメモリと、業務プログラムの修正情報
とこの修正情報で修正された後の業務プログラムのバー
ジョンとを記憶する不揮発性メモリと、所定業務開始前
に不揮発性メモリに記憶された修正情報でプログラムメ
モリから読み出された業務プログラムを修正するプログ
ラム修正手段と、プログラムバージョンメモリおよび不
揮発性メモリの各バージョンのうち少なくとも新しい方
のバージョンをホストシステムへ送信するバージョン送
信手段と、バージョン送信に応動してホストシステムか
ら送信された最新バージョンおよびこの最新バージョン
に対応する修正情報を不揮発性メモリへ格納する不揮発
性メモリ更新手段とを備えたものである。

［作　用］ このような構成のプログラム修正装置であれば、例えば
ＲＯＭ等で形成されたプログラムメモリ内に業務プログ
ラムの他に該当業務プログラムの改訂番号を示すバージ
ョンが記憶されている。また、不揮発性メモリ内にはバ
ージョンとこのバージョンに対応する修正情報が記憶さ
れている。そして、例えば電源投入時等の業務開始前に
プログラムメモリから読み出した業務プログラムが不揮
発性メモリに記憶された修正情報で修正される。よって
、修正後の業務プログラムでもって実際の業務が開始さ
れる。

また、不揮発性メモリの記憶内容の更新は次のように行
われる。まず、プログラムメモリと不揮発性メモリのバ
ージョンとが読み出されて、少なくとも新しいほうのバ
ージョンがホストシステムへ送信される。ホストシステ
ムは受信したバージョンが最新のバージョンでなければ
、最新のバージョンとこの最新バージョンに対応する修
正情報を該当端末機へ送信する。端末機は受信した最新
バージジンと修正情報を不揮発性メモリへ書込む。

よって、端末機内における業務プログラムの修正処理時
間と、プログラム変更に伴ってホストシステムと端末機
との間の通信時間が短縮される。

［実施例コ 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例のプログラム修正装置が組込まれた端末
機の要部を取出して示すブロック図である。図中２１は
各種情報処理を実行するＣＰＵであり、このＣＰＵ２１
は、バスライン２２を介してプログラムや各種固定デー
タを記憶するプログラムメモリとしてのＲＯＭ２Ｂ，Ｒ
ＯＭ２３から読み出された業務プログラムを記憶するＲ
ＡＭ２４，一般データを記憶するＲＡＭ２５．修正情報
等を記憶する不揮発性メモリとしてのＥ２　ＦＲＯＭ　
（電気的に書替え可能なＲＯＭ）２６の各メモリに対す
るアクセス処理を実行する７。

さらに、ＣＰＵ２１は、各メモリ２３．２４，２５．２
６の出力許可端子ＯＥへ読出信号ＲＤを送出し、各ＲＡ
Ｍ２４．２５およびＥ２　ＰＲＯＭ２６の書込許可端子
ＷＥへ書込信号ＷＲを送出する。また、ＣＰＵ２１は外
部のホストシステム２７に対して電話回線等の伝送路２
８を介して接続されたインタフェース２つを制御する。

さらに、このＣＰＵ２１は、１６ビットのアドレス空間
を指定でき、８ビットデータを出力できる。すなわち、
バスライン２２は１６本の線で構成され、ＡＤＯ〜ＡＤ
７までがアドレスとデータとが時分割で出力され、Ａ８
〜Ａ１５までがアドレスのみがが出力される。また、Ｒ
ＯＭ２３は［　００００］　Ｈ〜［　３ＰＰＦコＨのア
ドレスが割付けられ、ＲＡＭ２４は［　４０００］　Ｈ
〜［　７ＰＦＰ］　Ｈが割付られ、ＲＡＭ２５は［　８
０００］　Ｈ〜［　ＢＰＰＦＩ　｝ｌが割付られ、さら
に、Ｅ２　ＦＲＯＭ２６は［　ＣＯＯＯ］Ｈ〜［Ｃ７Ｐ
Ｆ］　Ｈが割付られている。

また、アドレスデコーダ３０は１６ビットのアドレスの
うち例えば最上位の１桁又は２桁のビットデータが入力
され、そのビットデータによってＲＯＭ２３，ＲＡＭ２
４．２５およびＥ２　ＦＲＯＭ２６の各選択端子ＣＳへ
入力される選択信号ＣＳ３，ＣＳ２，ＣＳＩ，ＣＳＯの
うちのうちの一つの選択信号をＬレベルへ変化させて該
当メモリをアクセス可能状態に制御する。

前記ＲＯＭ２３内には、第２図に示すように、システム
プログラム２３ａ１業務プログラム２３ｃおよびこの業
務プログラムの改訂番号を示す２バイトのバージョンＶ
ＮＲを記憶するのバージョンメモリ２３ｂが設定されて
いる。

さらに、不揮発性メモリとしてのＥ２ＦＲＯＭ２６内に
は、第３図に示すように、前記業務プログラム２３ｃの
修正すべき領域の先頭アドレスを示す修正アドレス，修
正データ，およびこの修正データの長さをアドレス長さ
で示すデータ長を１単位とする１個以上の修正情報２６
ｂが記憶されている。さらに，Ｅ２　ＦＲＯＭ２６内に
は、この修正情報２６ｂでもって業務プログラムを修正
した場合におけるバージョンＶＮ，を記憶するプログラ
ムバージョンメモリ２６ａが記憶されている。

しかして、端末機の電源が投入されると前記ＣＰＵ２１
はアドレスデコーダ３０にＲＯＭ２３を指定するアドレ
スを送出して、ＲＯＭ２３へＬレベルの選択信号ＣＳ３
を印加させて、このＲＯＭ２３を動作状態にする。また
、読出信号ＲＤを出力してＲＯＭ２３を出力可能状態と
する。

そして、ＣＰＵ２１はＲＯＭ２Ｂのシステムプログラム
２３ａに従って、第５図の初期処理を開始する。初期処
理が開始されると、Ｓ（ステップ）１にて、ＲＯＭ２３
のプログラムバージョンメモリ２３ｂのバージａ　：／
ＶＮＲとＥ２ＰＲＯＭ２６のプログラムバージョンメモ
リ２６ａのバージョンｖＮｇを読み出す。そして、こ゛
れらのバージョンＶＮｌｌ，ｖＮＥを比較する。Ｓ２に
て、Ｅ２ＦＲＯＭ２６（７）パージａンＶＮＢがＲＯＭ
２３のバージョンＶＮＲを越える場合は、ＲＯＭ２３の
業務プログラム２３ｃを修正する必要があるので、Ｓ３
にて、ＲＯＭ２３の業務プログラム２３ａを読み出て、
プログラム用のＲＡＭ２４へ書込む。

次に、Ｓ４にて、ＲＡＭ２４に移動された業務プログラ
ム２３ｃをＥ２　ＰＲＯＭ２６の各修正情報２６ｂに基
づいて修正する。具体的には、１組の修正情報２６ｂを
読み出て、業務プログラム２３ｃ内における修正情報２
６ｂの修正アドレスの指定する先頭アドレスからデータ
長の指定するアドレスまでの領域の各データを、修正情
報２６ｂの修正データに書替える。１組の修正情報２６
ｂが指定する修正処理が終了すると、次の修正情報２６
ｂに対する修正処理を開始する。

Ｅ２ＦＲＯＭ２６に記憶された全部の修正情報２６ｂに
対する修正処理が終了すると、Ｓ５へ進み、アドレスデ
コーダ３０にてプログラム用のＲＡＭ２４を指定する。

そして、Ｓ６にてＲＡＭ２４の修正済みの業務プログラ
ムを起動する。具体的には、前述したように、ＣＰＵ２
１が業務プログラムの各命令を読出すときに、読出のア
ドレスの最上位から１桁または２桁のビットデータでも
ってアドレスデコーダ３０の制御によりいずれのメモリ
２３．２４から読み出されるのかが決定されるので、上
位１桁または２桁のビットデー夕をプログラム用のＲＡ
Ｍ２４に設定された値にすれば、プログラム用のＲＡＭ
２４から修正済みの業務プログラムが読み出される。

また、Ｓ２にて、Ｅ２ＦＲＯＭ２６のバージョンＶＮＢ
がＲＯＭ２３のバージョンｖＮＲ以下の場合は、ＲＯＭ
２３の業務プログラム２３ｃを修正する必要がないので
、Ｓ７にてアドレスデコーダ３０にてＲＯＭ２３を選択
して、Ｓ６にてＲＯＭ２３内の業務プログラム２３ｃを
用いて業務を開始する。具体的には、業務プログラムの
各命令を読み出すときに出力するアドレスの上位１桁ま
たは２桁のビットデータをＲＯＭ２３に設定された値に
すればよい。

次ニ、Ｅ２ＰＲＯＭ２６の／（一ジｑ　ンＶ　Ｎ　Ｅお
よび修正情報２６ｂの書替え処理を第６図に示す流れ図
を用いて説明する。すなわち、例えば１週間毎に第６図
の時間割込処理を実行する。

時間割込処理が開始されると、Ｓ８にて、ＲＯＭ２３１
７）／＜−’）ａ：／ＶＮＲとＥ２ＰＲＯＭ２６のバー
ジョンＶＮＥ　ｓとを読み出して、Ｓ９にて両方のバー
ジョンＶＮＲ，ＶＮＥを第４図（ａ）に示すように通常
の業務データと共にデータ電文３２に組込んで伝送路２
８を介してホストシステム２７へ送信する。

データ電文３２を受領したホストシステム２７は、自己
の記憶部に設定されている最新のバージョンＶＮと、人
力された各バージョンＶＮｌ？，ＶＮｌ！とを比較して
、受信したいずれか一方のバージョンＶＮＲ，ＶＮ．が
最新バージョンＶＮに一致すれば、該当端末機へ修正情
報を送信する必要がないので、受領した業務データに対
応する業務データを応答電文に組込んで送信する。受信
した各バージョンＶＮＲ，ＶＮＲのうち新しい方のバー
ジョンが前記最新バージョンＶＮに一致しなければ、端
末機へ修正情報を送信する必要があるので、第４図（ｂ
）に示すように受領した業務データに対応する業務デー
タに最新バージョンＶＮおよびこの最新バージョンＶＮ
に対応する修正アドレス，データ長，修正データからな
る修正情報を応答電文３３に組込んで伝送路２８を介し
て端末機へ送信する。

端末機は、Ｓ−１０にて最新バージョンＶＮおよび修正
情報を含んだ応答電文３３を受信すると、Ｓ１１にて受
信した最新バージョンＶＮおよび修正情報を前記Ｅ２　
ＦＲＯＭ２６内へ書込む。

よって、次の業務開始時に電源を挿入すると、読み出さ
れた業務プログラム２３ａがこの最新バージョンＶＮの
修正情報でもって修正される。

このように構成された端末機のプログラム修正装置によ
れば、業務内容の変更や改良のためにＲＯＭ２３に記憶
された業務プログラム２３ｃを修正する必要が生じた場
合には、ホストシステム２７内に修正情報と最新バージ
ョンＶＮを設定する。すると、一定期間毎に端末機から
業務データと共に端末機における現在のバージョンＶＮ
Ｒ，ＶＮＥが送信され、ホストシステム２７の最新バー
ジョンＶＮおよび修正情報のみが該当端末機へ送信され
る。

よって、従来装置のように、ホストシステムから修正済
の業務プログラム全部を端末機へ送信する必要がないの
で、例えば電話回線で構成された伝送路２８の使用時間
を大幅に短縮でき、通信費を節減できる。また、最新バ
ージョンＶＮと修正情報を送信するのみであるので、通
常業務にほとんど影響を与えることはない。

また、端末機は基本となる業務プログラム２３Ｃおよび
バージョンｖＮＲをＲＯＭ２３に記憶し、修正情報のみ
を不揮発性メモリとしてのＥ２　ＦＲＯＭ２６内に記憶
するようにしているので、Ｅ２　ＦＲＯＭ２６の記憶容
量を最小限に抑制できる。

また、ＲＯＭ２３に記憶されている業務プログラム２３
ｃのバージョンＶＮＲとホストシステム２７に設定され
ている最新バージョンＶＮとの差が一定以上に開くと、
端末機のＲＯＭ２３自体を最新のバージョンＶＮに基づ
いて全文修正された業務プログラムおよびその最新バー
ジョンＶＮが書込まれたＲＯＭ２３と交換することによ
って、Ｅ２ＦＲＯＭ２６の修正情報を一旦０にクリアで
き、Ｅ２　ＦＲＯＭ２６の記憶容量を最小限に抑制でき
ると共に、次からの業務プログラム修正処理能率を向上
できる。

第７図は本発明の他の実施例に係わるプログラム修正装
置が組込まれた端末機の要部を示すブロック図である。

第１図と同一部分には同一符号が付してある。

この実施例においては、業務プログラムの量が増大して
第１図の［　００００１〜［　３ＰＰＰ］だけの記憶容
量を有するＲＯＭ２３では対処しきれなくなるので、第
７図に示すようにシステムプログラム，プログラムバー
ジョンメモリおよび業務プログラムを記憶するプログラ
ムメモリとしてのＲＯＭ２３Ａとプログラム用のＲＡＭ
２４Ａとのアドレス領域を［００００１〜［７ＰＰＰ］
　と等しく設定してバンクメモリとし、大容量の業務プ
ログラムを記憶できるようにしている。

そして、ＣＰＵ２１が業務プログラムの各命令を読み出
すための読出信号ＲＤを各ナンドゲート３４．３５を介
してＲＯＭ２３Ａ，ＲＡＭ２４Ａの各出力許可端子ＯＥ
へ印加する。そして、アドレスデコーダ３０Ａの出力端
子Ｐからナンドゲート３５へ選択信号ａが入力され、イ
ンバータ３６を介してナンドゲート３４へ選択信号ａが
入力される，。したがって、ＣＰＵ２１は、上位ビット
を指定したアドレスを出力することによって、ＲＯＭ２
３ＡたはＲＡＭ２４Ａのいずれのメモリから命令を読み
出すかを制御できる。

また、当然、選択信号ａを制御することによって、ＲＯ
Ｍ２３Ａの業務プログラムを読み出してＣＰＵ２１のレ
ジスタ内へ一旦格納した後、同一アドレスのＲＡＭ２４
Ａへ書込むことができる。

さらに、ＲＡＭ２４Ａ内に書込まれた業務ブログラムを
Ｅ２　ＰＲＯＭ２６の修正情報で修正することが可能で
ある。

よって、先の実施例とほぼ同様の効果を得ることができ
る。

なお、本発明は上述した各実施例に限定されるものでは
ない。実施例においては、不揮発性メモリをＥ２　ＦＲ
ＯＭ２６で構成したが、例えばバツテリバックアップさ
れたＲＡＭであってもよい。

［発明の効果］ 以上説明したように本発明の端末機のプログラム修正装
置によれば、プログラムメモリに業務プログラムとプロ
グラムの改訂番号を示すバージョンとを記憶し、さらに
、バージョンとこのバージョンに対応する修正情報のみ
を不揮発性メモリ内に記憶して、実際の業務開始前に業
務プログラムを修正情報で修正するようにしている。し
たがって、プログラム変更が生じた場合にホストシステ
ムから最新バージョンと修正情報のみを端末機へ送信し
て不揮発性メモリへ格納すればよいので、業務プログラ
ム変更に要する時間を大幅に短縮できるとともに、サー
ビスマンが各端末機まで赴く必要がないので、プログラ
ム修正業務を大幅に簡素化できる。

【図面の簡単な説明】

第１図乃至第６図は本発明の一実施例に係わる端末機の
プログラム修正装置を示すものであり、第１図はプログ
ラム修正装置が組込まれた端末機を示すブロック図、第
２図はＲＯＭの記憶内容を示す図、第３図はＥ２　ＦＲ
ＯＭの記憶内容を示す図、第４図は電文を示す図、第５
図および第６図は動作を示す流れ図であり、第７図は本
発明の他の実施例に係わるプログラム修正装置が組込ま
れた端末機を示すブロック図、第８図は一般的な端末機
を示すブロック図である。 ２１・・・ＣＰＵ，２２・・・バスライン、２３，２３
Ａ・・・ＲＯＭ　（プログラムメモリ）　、２４．２４
Ａ，２５・・・ＲＡＭ，２６・・・Ｅ２ＰＲＯＭ　（不
揮発性メモリ）、２７・・・ホストシステム、２８・・
・伝送路、３０．３ＯＡ・・・アドレスデコーダ。

Claims (1)

1. 【特許請求の範囲】 外部のホストシステム（２７）に対して伝送路（２８）
   を介して接続され、プログラムメモリ（２３、２３Ａ）
   に記憶された業務プログラムに従って所定業務を行うと
   共に、前記ホストシステムとの間で業務データの授受を
   行う端末機において、 前記プログラムメモリ内に形成されこのプログラムメモ
   リに記憶された業務プログラムのバージョンを記憶する
   プログラムバージョンメモリ（２３ｂ）と、前記業務プ
   ログラムの修正情報とこの修正情報で修正された後の業
   務プログラムのバージョンとを記憶する不揮発性モリ（
   ２６）と、前記所定業務開始前に前記不揮発性メモリに
   記憶された修正情報で前記プログラムメモリから読み出
   された業務プログラムを修正するプログラム修正手段（
   Ｓ４）と、前記プログラムバージョンメモリおよび不揮
   発性メモリの各バージョンのうち少なくとも新しい方の
   バージョンを前記ホストシステムへ送信するバージョン
   送信手段（Ｓ９）と、バージョン送信に応動して前記ホ
   ストシステムから送信された最新バージョンおよびこの
   最新バージョンに対応する修正情報を前記不揮発性メモ
   リへ格納する不揮発性メモリ更新手段（Ｓ１１）とを備
   えた端末機のプログラム修正装置。