JPH0396246A - Ｔａｂテープ - Google Patents

Ｔａｂテープ

Info

Publication number
JPH0396246A
JPH0396246A JP2187349A JP18734990A JPH0396246A JP H0396246 A JPH0396246 A JP H0396246A JP 2187349 A JP2187349 A JP 2187349A JP 18734990 A JP18734990 A JP 18734990A JP H0396246 A JPH0396246 A JP H0396246A
Authority
JP
Japan
Prior art keywords
tape
common potential
power
bus
beam lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2187349A
Other languages
English (en)
Other versions
JPH0691143B2 (ja
Inventor
Harry R Bickford
ハリイ・ランデル・ビツクフオード
William L Boland
ウイリアム・レオ・ボランド
Daniel P Morris
ダニエル・ピイーター・モーリス
Timothy C Reiley
テイモシイー・クラーク・レイレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0396246A publication Critical patent/JPH0396246A/ja
Publication of JPH0691143B2 publication Critical patent/JPH0691143B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、ＴＡＢによってパッケージされた半導体素子
（チップ）のバーンイン・テストに関し，特にＴＡＢに
よってパッケージされたチップがテープ状フィルムに装
着された状態で行われるバーンイン・テストに関する． Ｂ，従来の技術 バーンインは，半導体チップの信頼性を高める方法とし
てよく知られている．基本的には、製造時に素子やアセ
ンブリに生じる潜在欠陥をなくす方法であり，このよう
な欠陥は、もし検出されない場合は、出荷後の初期故障
の原因となる．バーンインは，テスト対象の素子やアセ
ンブリに環境ストレスおよび動作ストレスを短い期間で
加えることによって行われる．ストレス要素には，温度
および設計上の限界電圧の両方が含まれる．バーンイン
は、コンピュータなど、半導体を含むシステムを要素の
階層とみたとき，いろいろなレベルで行われる．たとえ
ばパッケージされていないチップ，第２レベルのアセン
ブリ、パッケージされた構成要素，そしてシステム・レ
ベルの最終バーンインを含めた上位レベルで行われる．
コスト効果がしばしば最も高くなるのは、最下位のパッ
ケージ・レベルで行われるバーンインである．このレベ
ルでテストを行えば，欠陥のある素子が製造時に次工程
に送られて，修復や上位レベルのアセンブリの棄却など
が必要になり、そのためにコストが増加するのを防ぐこ
ともできる．第１レベルのパッケージのバーンインは，
従来の方法では，バーンイン・ボード（回路基Ｉ２ｉｉ
）の各ソケットにチップを装着して行われる．ボードは
次にストレス環境に置かれる．この方法では，チップ・
パッケージのハンドリングが多くなり，かなりコスト高
となる．最近では、ＴＡＢ　（テープ自動化・ボンディ
ング）と呼ばれる新しいパッケージ方式が普及している
．この方法では，チップはキャリア・テープに接合され
、テープは（チップが装看されたもの）、リールに収納
されて後の自動工程で用いられる． ＴＡＢのキャリア・テープは、３　５　ｍ　ｍフィルム
に似ており、絶縁用のフィルム・ベースと導体１・Ｓ（
代表的なものは金めつき銅｝を持つ多層構造である．テ
ープには回路パターンが形成されて、チップ装着位置と
リードの両方が設けられる．ノードはチップに接してフ
ァンアウトする．ＩＣ（集積）チップは、それぞれの装
着位置でパッドに隣接して置かれるので、チップとの接
点をなすこのパッドはリードと整列し，そこですべての
パッドがリードに加熱接合される． ＴＡＢプロセスは、自動組立工程でチップを取り扱う方
法として好都合ではあるが、Ｔ　Ａ　Ｂのバーンイン工
程は，パッケージ化の考え方ほどの展開はみていない．
たとえば米国特許第４７７９０４７号明細書（Ｓｏｌｓ
ｔａｄ他）では、複数のＩＣが短いキャリア・テープ上
に装着されて、保持具に挿入される．そこで回路のリー
ドと保持具の接点列が接触する．次に保持具とｔＣテー
ブがバーンイン工程にかけられる．米国特許第４７　１
　６０２４号明細書（　Ｙｅｒｍａｎ他）では、チップ
を装着したＴＡＢテープがテスト箇所を超えて引き伸ば
され，キャリア・テープの各部に形成された制御リード
が電気接点に接することによって各チップのテストが行
われる．米国特許第４７６３７０９号明細書（　Ｔａｋ
ｅＫａｗａ他）では、Ｔ　Ａ　Ｂ．によってパッケージ
されたチップが．チップ単体をテストする保持具にセッ
トされ、ここで接点が形成され、電圧が印加される． 上記の引用から明らかなように．ＴＡＢによって装着し
た半導体素子のバーンイン・テストは，いずれも単体ベ
ースかグループ・ベースで行われている． もう一つ，実用化されているバーンイン・テストの一面
としては，テスト対象の素子を高温にする調温熱交換槽
がある．この種の装置は米国特許第３５６０８４９号明
細書（　Ｒｙａｎ他），同３７６１８０８号明細書（Ｒ
ｙａｎ）　．および同４７４５３５４号明細書（Ｆｒａ
ｓｅｒ）にみられる．これらの特許は，半導体素子を個
別にまたはグループごとに，熱交換槽に侵清して加熱す
るちのである．このような方法がＴＡＢパッケージに適
用できることは，先に挙げた文献では触れられていない
．Ｃ．発明が解決しようとする課題 本発明の目的は、ＴＡＢによってパッケージされた多数
のチップを、同時にバーンイン処理できるバーンイン・
テスト装置を提供することにある． 本発明の目的には、ＴＡＢによってパッケージされたチ
ップをロールとしてまとめてバーンイン処理すると同時
に，このＴＡＩ３ロールとの接続点を少なくする装置を
提供することも含まれる．本発明の目的には．ＴＡＢパ
ッケージのバーンイン装置に、侵漬用の液体を用いた熱
応力装置を採用することも含まれる． Ｄ　課題を解決するための手段 ＴＡＢパッケージは、細長いテープからなり，これに複
数のビーム・リード群が装着され．ビーム・リードに電
子素子が接続される．各リード群のうち少なくとも第１
のビーム・リードは各素子の共通電位端子に接続され、
各リード群のうち少なくとも第２のビーム・リードは，
各素子の電力端子に接続される．細長いテープに沿って
共通電位バスが配置されて，第１のビームーリードに接
続され、同じく細長いテープに沿って電力バスが配置さ
れて，第２のビーム・リードに接続される．電力バスに
電圧が印加され、同時に共通電位バスが接地されると，
テープ上の電子素子はすべて同時に付勢され、次に，高
温環境におかれて、スタティック・バーンイン・テスト
にかけられる． 電力バスと共通電位バスの導電性を高める場合には、非
導電テープ部と一対の導電テープ部からなるインタポー
ザ・テープを，チップを担持するテープの全長に接合す
る．そして別にスペーサ・テープをインタポーザ・テー
プに接合し，このインタボーザ導体が電力バスと共通電
位バスに接触するようにすれば，導電性が向上する．Ｅ
．実施例 第１図のテーブ１０は、細長いボリマにスプロケット孔
１２．１４などを開けたものである．周知のとおり、テ
ープの製造時には．ｆＩＡの導電層がラミネーションや
めっきなどによってテープ上に被看され、接触部のパタ
ーンが形成される．接触部は，これに装着されるチップ
の導電ランド部に係合する．通常，この導電パターンは
，さらに、腐食を防ぎ、接合性を高めるために、非常に
薄い金箔で醍われる．第１図のテープの構造では，一対
の導電バスｌ６、１８がテーブ１０の全長に伸θ，それ
ぞれ接地バス、電力バスとして用いられる．チップ位置
では、ビーム・リード群が形成されており、ビーム・リ
ード群は，チップ（２８など）との接続部となる複数の
信号線リード２６を含む．さらに，電力バス１８は，電
力リード３０によってチップ２８に、接地バスｌ６は接
地りード３２によってチップ２８に接続される．テープ
１０の信号導体の下には，２列に開口が設けられており
．信号導体はこれによって．ＴＡＢパッケージの処理時
に選択的に切断される．テープ１０にチップを搭載する
前に、導体はすべて金の薄層で電気めっきされる．電気
めっきを支障なく行うためには、テープ１０上の導体は
すべて、電源に接続して右かなくてはならない．後に（
チップ搭載の前後いずれか》，信号導体は、外側の開口
３４．３６．３８．４０からツールを挿入することによ
ってバス１６．１８から切断される．したがってチップ
２８は，信号導体上に一度搭載されれば，導体３２．３
０を介して接地バスｌ６および電力バスｌ８とだけ接続
される．このとき残りの信号導体はすべて切断されてい
る（第２図など）．もちろんチップとの他の接地や電力
接続も信号導体を介して可能である． 回路は，この段階でスタティック・バーンイン（信号が
信号導体に供給されない）にかけられる．電源は電力バ
ス１８に供給され，接地バスｌ６は共通電位に接続され
る．テーブ１０があまり長くなければ、バス上のインピ
ーダンスの低下幅は充分に小さく，バーンインによって
回路が変形することはない．チップ２８は，電力バスｌ
８と接続される電力端子および接地バスｌ６と接続され
る共通電位端子を有する． バーンイン工程の間、テープ１０とこれに装着されるチ
ップは，環境ストレスを受ける条件（高温など）下にお
かれ、バスは、所定時間は導電状態に保たれる．これに
より，チップの全長を、ＴＡＢテープに接続したままで
バーンイン処理することができる． 第２図は．本発明の変形例を示す．この例では，バーン
イン時にＴＡＢテープを長くしたもの（チップを接続）
が用いられる．接地バスｌ６と電カバスｌ８の幅は，か
なり薄くできるので，長くしたテープの電圧は大幅に低
下しつる．この電圧降下を少なくするために、インタポ
ーザ・テープ４０がテーブ１０の全長に重ね合わされる
．インタボーザーテーブ４０は、一対の導電シート部４
４．４６を被着した絶縁テープ部４２からなる．導電シ
ート部４４．４６は、接地バスｌ６と電力バスｌ８とに
平行な導電経路をなすので，ＴＡＢテーブ１０の電圧降
下が抑制される．導電シート部４４．４６と，接地バス
１６，電力バスｌ８との間に良好な電気接点を設けるた
めに、スベーサ・テーブ５０がテーブ１０に重ねられる
．スベーサ・テーブ５０は絶縁材料であり，弾性と厚み
のあるエッジ部５２．５４を含む．厚くされたエッジ部
は、サンドイッチ状のテープがマンドレルに巻かれると
きに，導電シ一ト４４，４６をバスｌ６、ｌ８に押し付
ける．このエッジ部はまた、巻かれたテープの各層の間
の絶縁層ともなる． スペーサ・テープは一般に人手できる．３Ｍからは３５
ｍｍのスペーサ・テープが市販されている（製品番号８
７３５−０　１００１．端部に厚みのある他の非導電性
エラストマ・テープも同じように使用できる． 第３図は、第２図の構造の断面およびインタボーザ・テ
ーブ４０とＴＡＢテーブ１０．スベーサ・テーブ５０と
の関係を示す．ここで注意しておきたいことは、導体シ
ート部４４．４６とその下層の信号導体との短絡が、イ
ンタボーザ・テーブ４０の絶縁テープ部４２によって防
止されるということである． 第４図は．ＴＡＩＩテーブ１０．インタボーザ・テーブ
４０、およびスペーサ・テープがテープ・リールに巻か
れ、スタティック・バーンイン・テストができる状態を
示す．電源６０は、電力バスｌ８に，接地バス１６は共
通電位に接続される．また、電源６０は電力バスｌ８の
他端にも接続される．同様に、接地バス１６の他端は共
通電位に接続される、ここで電力接続と接地は、電力バ
スと接地バスにではなく，インタポーザ・テープの導電
シート部に対して行えることが分かる．さらに、過大な
電圧降下を避けるためには、テープの全長に沿って中間
接続部を追加できる．リールは全体がバーンイン槽７０
に侵潰される．バーンイン槽は高温液体７２を含む．液
体７２は、一般に入手できる過フッ化炭素などの不活性
、非反応性液体である．Ｄｕｐｏｎｔの″’　Ｆ１ｕｏ
ｒｉｎｅｒＬ−はこのような過フッ化炭素である．この
種の液体は、基本的には、ＴＡＢパッケージを含めた各
種のパッケージに対して反応を示さず，沸点が多く，は
っきりしており、所要バーンイン温度に対応づけやすい
． 本発明により，テスト対象のチップが修復不可能なほど
破損した場合は、電力バスと接地バスが短絡する．この
とき、破ｔ目したチップに通常よりも大きい電流が流れ
ていれば，他のチップへの正常な電圧印加がその影響を
受ける．第１図に戻るが，幅の狭い部分１００は．各バ
スと，チップにつながる１本以上の電力リードまたは接
地リードとの間に追加するのが望ましい．ヂップが破損
した場合またはチップ内部の批抗率が大幅に低下した場
合は，部分１００を流れる電流により、この部分が（ヒ
ューズのように）溶融し、破損したチップは、平行な電
流経路から除外される．第５図に示したテーブ／チップ
構造の変形例では、電力バスと接地バスをテーブ１０に
連続的に設ける必要がない．その代わり、導体ランド部
８０，８２がそれぞれ、各チップの電力接続部３０と接
地部３２に接続される．この場合，インタポーザ・テー
ブ４０は，テープとこのインタポーザ・テープがマンド
レルに巻かれたときに，電力と接地をすべてのランド部
と相互に接続する媒体となる．
【図面の簡単な説明】
第１図は、本発明によるタブ・テープの斜視図である． 第２図は、本発明の変形例の斜視図である．第３図は、
第２図の線３−３から見た断面図である． 第４図は、マンドレルに巻かれ，バーンイン時に高温槽
に侵潰されるＴＡＢテープの概略図である． 第５図は、第２図に示した本発明の変形例の斜視図であ
る．

Claims (16)

    【特許請求の範囲】
  1. （１）複数のビーム・リード群が取り付けられた細長い
    キャリア・テープと、 上記テープによって担持され、上記ビーム・リード群と
    電気的に接続されており、かつ少なくとも１つの第１の
    上記ビーム・リードに接続された共通電位端子および少
    なくとも１つの第２の上記ビーム・リードに接続された
    電力端子を有する少なくとも１個の上記電子素子と、 上記細長いテープを通り、上記第１ビーム・リードに接
    続された共通電位バスと、 上記細長いテープを通り、上記第２ビーム・リードに接
    続された電力バスとを含む、構造。
  2. （２）請求項１に記載の構造であって、 上記の電力バスと共通電位バスとの間に接続され、上記
    電子素子が上記テープ上に位置するときに該素子に電力
    を供給する電源を含む構造。
  3. （３）請求項２に記載の構造であって、複数の電子素子
    が上記キャリア・テープによって担持され、該素子がそ
    れぞれ請求項１に記載のとおりに上記の共通電位バスと
    電力バスとに接続された構造。
  4. （４）請求項３に記載の構造であって、上記の共通電位
    バスおよび電力バスが上記キャリア・テープの全長に伸
    び、上記電源とこれに接続された接地部が上記テープの
    一端に位置する構造。
  5. （５）請求項４に記載の構造であって、上記のキャリア
    ・テープと電子素子がマンドレルに巻きとられた構造。
  6. （６）請求項４に記載の構造であって、 上記電源が上記の電力バスと共通電位バスとの間に接続
    された状態で上記構造を高温雰囲気に晒すための手段を
    含む構造。
  7. （７）請求項６に記載の構造であって、上記手段が不活
    性液体の槽から成る構造。
  8. （８）請求項１に記載の構造であって、 上記キャリア・テープに接するよう配置され、共通電位
    部と電力部とを有し、上記キャリア・テープと整列して
    配置されることによって、該共通電位部と電力部とが上
    記共通電位バスおよび電力バスと接触して平行な導電路
    を上記バスに提供するインタポーザ・テープを含む、構
    造。
  9. （９）請求項８に記載の構造であって、 上記インタポーザ・テープの上記の共通電位部と電力部
    との間に接続された電源を含む構造。
  10. （１０）請求項８に記載の構造であって、 上記インタポーザ・テープに重ねられて該インタポーザ
    ・テープを上記キャリア・テープに押し付けるスペーサ
    ・テープを含む構造。
  11. （１１）請求項９に記載の構造であって、上記スペーサ
    ・テープの両側のエッジ部が厚くされており、上記のス
    ペーサ・テープとインタポーザ・テープが整列状態で接
    するときに、該エッジ部が上記インタポーザ・テープの
    共通電位部と電力部に接合する構造。
  12. （１２）請求項１０に記載の構造であって、上記のスペ
    ーサ・テープ、インタポーザ・テープ、およびキャリア
    ・テープの積層がマンドレルに巻きとられ、 上記巻きとられたテープを受け取って、その温度を上げ
    る高温液体手段を含む構造。
  13. （１３）請求項３に記載の構造であって、上記電子素子
    と上記バスとの接続部が、過電流によって溶融する細い
    断面を有する構造。
  14. （１４）上側に複数のビーム・リード群を有し、各ビー
    ム・リード群の少なくとも１つの第１のビーム・リード
    および少なくとも１つの第２のビーム・リードがテープ
    両側端のランド部で終端している細長いキャリア・テー
    プと、 上記テープによって担持され、上記ビーム・リード群に
    電気的に接続されており、かつ上記第１のビーム・リー
    ドに接続された共通電位端子および上記第２のビーム・
    リードに接続された電力端子を有する複数の電子素子と
    、 上記キャリア・テープと接するように配置され、共通電
    位部と電力部とを有し、上記キャリア・テープと整列し
    て配置されることにより、該共通電位部と電力部とが上
    記共通電位ランド部と電力ランド部とに接触して該ラン
    ド部相互間に導電路を提供するインタポーザ・テープと
    、 上記インタポーザ・テープの上記の共通電位部と電力部
    との間に接続された電源とを含む、構造。
  15. （１５）請求項１４に記載の構造であって、上記インタ
    ポーザ・テープに重ねられて該インタポーザ・テープを
    上記キャリア・テープに押し付けるスペーサ・テープを
    含む構造。
  16. （１６）請求項１５に記載の構造であって、上記スペー
    サ・テープの両側のエッジ部が厚くされており、上記の
    スペーサ・テープとインタポーザ・テープが整列状態で
    接するときに、該エッジ部が上記インタポーザ・テープ
    の共通電位部と電力部とに接合する構造。
JP2187349A 1989-07-18 1990-07-17 Ｔａｂテープ Expired - Lifetime JPH0691143B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/381,623 US4956605A (en) 1989-07-18 1989-07-18 Tab mounted chip burn-in apparatus
US381623 1989-07-18

Publications (2)

Publication Number Publication Date
JPH0396246A true JPH0396246A (ja) 1991-04-22
JPH0691143B2 JPH0691143B2 (ja) 1994-11-14

Family

ID=23505745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2187349A Expired - Lifetime JPH0691143B2 (ja) 1989-07-18 1990-07-17 Ｔａｂテープ

Country Status (4)

Country Link
US (1) US4956605A (ja)
EP (1) EP0408863B1 (ja)
JP (1) JPH0691143B2 (ja)
DE (1) DE69011233T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578919A (en) * 1992-10-30 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of testing semiconductor device and test apparatus for the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
KR970004752B1 (ko) * 1989-03-07 1997-04-03 로-무 가부시기가이샤 전자장치의 제조방법 및 그 제조에 사용되는 소재기판 및 이 소재기판으로부터의 프린트기판의 절단장치
US5196785A (en) * 1990-12-12 1993-03-23 Hewlett-Packard Company Tape automated bonding test apparatus for thermal, mechanical and electrical coupling
US5086269A (en) * 1991-03-08 1992-02-04 Hewlett-Packard Company Burn-in process and apparatus
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US5336649A (en) * 1991-06-04 1994-08-09 Micron Technology, Inc. Removable adhesives for attachment of semiconductor dies
US5342807A (en) * 1991-06-04 1994-08-30 Micron Technology, Inc. Soft bond for semiconductor dies
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US5541524A (en) * 1991-08-23 1996-07-30 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
WO1993004375A1 (en) * 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
JP2688548B2 (ja) * 1991-09-10 1997-12-10 シャープ株式会社 液晶パネル駆動用半導体装置
JP2665424B2 (ja) * 1992-02-07 1997-10-22 タバイエスペック株式会社 パッケージ搬送装置及びパッケージテスト装置
US5440231A (en) * 1993-04-19 1995-08-08 Motorola, Inc. Method and apparatus for coupling a semiconductor device with a tester
JP3038284B2 (ja) * 1993-09-17 2000-05-08 株式会社東芝 半導体素子用バーイン装置
US5455518A (en) * 1993-11-23 1995-10-03 Hughes Aircraft Company Test apparatus for integrated circuit die
US6064217A (en) * 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
JP3519534B2 (ja) 1996-02-19 2004-04-19 株式会社東芝 ベアチッププローバ装置及びベアチップハンドリング方法
US6137305A (en) * 1998-10-26 2000-10-24 Lucent Technologies Inc. Method and apparatus for testing laser bars
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6373268B1 (en) * 1999-05-10 2002-04-16 Intel Corporation Test handling method and equipment for conjoined integrated circuit dice
JP3757852B2 (ja) * 2001-11-27 2006-03-22 横河電機株式会社 Ｔｃｐ用ハンドラ及びｔｃｐテープの走行方法
US7371970B2 (en) * 2002-12-06 2008-05-13 Flammer Jeffrey D Rigid-flex circuit board system
JP3751938B2 (ja) * 2002-12-09 2006-03-08 日東電工株式会社 Ｔａｂ用テープキャリアおよびその製造方法
JP4464237B2 (ja) * 2004-09-30 2010-05-19 Ｎｅｃエレクトロニクス株式会社 バーンイン試験方法，及び，それに用いるバーンイン用測定プログラム
JP2008170289A (ja) * 2007-01-12 2008-07-24 Yokogawa Electric Corp デバイス搬送装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560849A (en) * 1967-08-15 1971-02-02 Aai Corp Liquid temperature controlled test chamber and transport apparatus for electrical circuit assemblies
US3761808A (en) * 1970-07-08 1973-09-25 Aai Corp Testing arrangement
US4587548A (en) * 1982-04-26 1986-05-06 Amp Incorporated Lead frame with fusible links
JPS60117635A (ja) * 1983-11-29 1985-06-25 Fujitsu Ltd 集積回路パッケ−ジ
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
US4745354A (en) * 1985-05-20 1988-05-17 Fts Systems, Inc. Apparatus and methods for effecting a burn-in procedure on semiconductor devices
EP0213575B1 (en) * 1985-08-23 1992-10-21 Nec Corporation Method of manufacturing a semiconductor device employing a film carrier tape
JPS62150728A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd テ−プキヤリアおよびそれを用いた半導体装置
US4779047A (en) * 1986-06-23 1988-10-18 Vtc Incorporated Burn-in apparatus for integrated circuits mounted on a carrier tape
US4855672A (en) * 1987-05-18 1989-08-08 Shreeve Robert W Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578919A (en) * 1992-10-30 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of testing semiconductor device and test apparatus for the same

Also Published As

Publication number Publication date
EP0408863A2 (en) 1991-01-23
EP0408863B1 (en) 1994-08-03
DE69011233D1 (de) 1994-09-08
EP0408863A3 (en) 1991-06-12
DE69011233T2 (de) 1995-03-09
US4956605A (en) 1990-09-11
JPH0691143B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
JPH0396246A (ja) Ｔａｂテープ
US4977441A (en) Semiconductor device and tape carrier
US4792532A (en) Semiconductor device and process for producing the same, and tape carrier used in said process
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US6087716A (en) Semiconductor device package having a connection substrate with turned back leads and method thereof
US4763409A (en) Method of manufacturing semiconductor device
US5544018A (en) Electrical interconnect device with customizeable surface layer and interwoven signal lines
CN113495189B (zh) 评估电子装联材料可靠性的测试方法
US5977784A (en) Method of performing an operation on an integrated circuit
JP3689154B2 (ja) 電子回路の製造方法、半導体材料ウエハー及び集積回路
US5897193A (en) Semiconductor wafer
JPH0658926B2 (ja) 動的チツプ・バーン・イン可能なテープ構造
US6300577B1 (en) Film carrier and method of burn-in testing
US5966020A (en) Method and apparatus for facilitating detection of solder opens of SMT components
US5726482A (en) Device-under-test card for a burn-in board
US6288560B1 (en) Self-soldering integrated circuit probe assembly
US6497805B2 (en) Method for shorting pin grid array pins for plating
JP3208095B2 (ja) 半導体装置の検査装置
JPH0282634A (ja) テープキャリア
WO1982001803A1 (en) Multiple terminal two conductor layer burn-in tape
US6400170B1 (en) High current examining structure for a circuit protective element
JPS63208233A (ja) 半導体装置およびその製造方法並びにその半導体装置の製法に用いられるテ−プキヤリア
JPH09199672A (ja) 半導体集積回路装置及びその検査方法
JPH05160215A (ja) 半導体装置用評価装置
JPS631097A (ja) 電子部品搭載基板