JPH0395468A - ソリッドステート装置の多重プローブ試験装置および製造方法並びに試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はソリッドステーｌ・装置の多重プローブ試験シ
ステムに係わり、さらに詳細には、基板プローブカード
上に溶着された金属製プローブ接点の配列で、各々のプ
ローブが適合性を高めるために片持ち梁の上に配置され
、基板の反対面に装着された試験回路に伝送線を介して
電気的に接続されている上記プローブ接点の配列を有す
る多重プローブ試験装置に関する。

［従来の技術］ 集積回路設計の動向はクロック周波数および情報送受信
のための入出力内部接続ピン（ＰＩＮＯＵＴ）の数の断
続的増加を反映している。例えば商業的に販売されてい
る集積回路装置でクロック周波数が２０〜３０メガヘル
ツで、ピン数が１−００本のものは今や一般的であり、
クロック周波数が１００メガヘルツ以上そして２５０本
を越えるピンを備えた装置も計画されている。これらの
傾向は多重プローブ集積回路試験装置に対する性能要求
を劇３ 的に増大させる。

集積回路装置のクロック周波数が増加するので、このザ
イクルタイムの中で通信を行うのがますます難しくなっ
て来る。もちろん基本的な限界は光速である。試験下に
ある被試験装置（ＤＵＴ）と試験回路との間の距離の各
々の３０センチメー１・ルに対して、直接接続した場合
の最少遅れ時間は約１ナノ秒である。同軸ケーブルを用
いた通信でも遅いぐらいである。

その結果、典型的な多重プローブ試験装置は、ＤＵＴに
接続された多重プローブ接続カードから離して配置され
た試験回路のためにもたらされる時間遅れを調整するた
めに複雑な回路とデータ処理技術とを必要とする。さら
に試験回路とＤＵＴとの間の距離が増すにつれて、スキ
ュー（ずなわち駆動そして／または受信用の個々のチャ
ンネル間での時間差）もまた増加する。結局チャンネル
駆動器が離れて配置されているため、伝送線接続器およ
び終端装置を必要とし、これは必要電力星およびコス１
・を増加させる、そしてＤＵＴが逆に４ 伝送路を駆動し試験回路に信号を送ることが必要となる
。

多数のピンを有する集積回路にプローブを物理的に確実
に接続させるという、重要な問題のひとつの解決方法は
本発明の出願人であるテキサス・インスツルメント社に
委譲され、ライドに付与された合衆国特許第４，５８５
，９９１号（以後゜９９１特許という）に開示されてい
る。“９９］−特許は半導体基板の上に集積回路技術に
より製造された高密度ソリッドステート多重プローブ装
置を開示している。第１ａ図、第１ｂ図および第１Ｃ図
は９９１特許の第１図、第２ａ図および第３図から再掲
したものである。第１ａ図は方向依存性食剣法で作られ
、金属シリコンカーバイドまたはクロム２で被覆され、
基板３の上に形成された半導体プローブチップ１の使用
を示している。第ｌｂ図は穴または管路を示しており、
これは基板３を貫通するように方向依存性食剣法で開け
られた後、基板のプローブ側から、組み込み形試験回路
（ＤＵＴとの間で信号の送受信を行うバッファ５ および論理回路を含む）が載っている基板の反対側への
導電性貫通管を作るための金属処理が行われる。

゜９９１特許に開示されているような集合プローブ接触
器を使用するソリッドステート試験装置ではいずれも、
プローブがしなやかでなければならない、すなわちこれ
らはある程度垂直方向に変位できてＤＵＴと多重プロー
ブ装置との幾何学的なズレに対応出来るものでなければ
ならない。プローブに七なやかさを与えるためのひとつ
の方法は、゛９９１特許に開示され第１Ｃ図に示されて
いるように食刻法で形成された柔軟な直交ブリッジ領域
６を有しこれによってプローブ２の垂直方向変位が可能
となる。

゛９９１特許に開示されたソリッドステート多重プロー
ブ試験装置はいくつかの欠点を有する。

粘晶力向依イＴ性食刻法で集積回路試験に必要な密度に
近接してプローブチップを製造するのは問題がある。プ
ローブに単一導体信号線を使用するため高い周波数では
リンギング現象を生じたり雑音６ を受けたりする。さらに試験回路をプローブカドの半導
体基板内に集積することは、より複雑な組み込み形試験
回路との比較に於で生産歩留まりの点からみると、製造
工程の複雑さを増大させる。

従って高いクロック周波数で動作し、高密度ピンを有す
る集積回路用の改善された多重プローブ試験装置を実現
する必要性がある。要求を満たす多重プローブ試験カー
ドは方向依存性食刻法に代わる方法で製造され、改善さ
れた適応性を備えたプローブチップと、別個に装着され
た組み込み形集積試験回路に好適に接続される組み込み
形送信線とを有する。

［発明の目的と要約コ 本発明は、適合性を高めるために好適に片持梁を使用し
た金属製プローブチップと、組み込み形集積試験回路と
の信号通信を行うための送信線結線とを堤供することに
より高クロック周波数、高密度ピン実装集積回路の試験
を改善する。

本発明に基づく多重プローブ試験装置のひとつの特徴と
しては、基本的にプレーナ型基板を有し、７ 試験対象装置（ＤＵＴ）のピン接点配列と鏡像をなす配
列をし、址板のプローブ表面に形成された多重金属性プ
ローブチップとで構戊されている。

好適に各々のプローブチップは、基板から延びるしなや
かな片持梁上に配置され、基板に集積された伝送線を介
してＤＵＴを試験するために試験回路に接続されている
。

さらに別の特徴としては、多重プローブ試験装置は、好
適にメッキエ楳中に中央穴周りのプローブ表面上に金属
製プローブチップを溶着された半導体基板プローブカー
ドで構威されている。中央穴から基板を通って各々の突
出チップに両側に延びるしなやかな溝が片持梁を形成し
ている。しなやかな溝によって片持梁プローブチップは
ＤＵＴピン接点に接触した際に柔軟に変位出来るので、
幾何学的なズレに適合できる。プローブチップへの伝送
線桔線器はそれそれのプローブチップの近くで基板内抵
抗素子を用いてインピーダンス整合がとられるように終
端されているので、高周波領域での性能改善がなされる
。伝送線接続器は基板８ 内の導電性穴を通して基板の反対面上に縁取付された集
積試験回路との信号結合を提供する。

本発明によるソリッドステート多重プローブ試験装置の
技術的な長所は以下の通りである。多重プローブ素子は
金属溶着法で形成されたプローブチップで構成されてい
るので、半導体基板の結晶方向依存性食刻法を必要とし
ない。プローブチップは半導体またはその他の基板（例
えば酸化アルミニウム）の上に溶着出来る。基板内の中
央穴は試験される集積回路を監視出来るようになってお
り、またしなやかな切り湾が切れるような余地を与え、
プローブチップが柔軟に変位出来るような片持梁突起が
形成出来るようにしている。集積されたインピーダンス
整合伝送線を介してのプローブチップに対する信号接続
によって、より高いクロック信号での試験が可能となる
。縁取付された集積試験回路は、各々のプローブチップ
に対して個別の試験回路を提供するのに十分な基板領域
を確保する。基板上に集中して集積された試験回路の代
わりに、個別の集積試験回路を使用すること９ により、試験回路に関係する生産歩留まりの問題が避け
られる。

本発明およびその他の特徴並びに長所をさらに完全に理
解するために、添イ」図を参照して以下の詳細説明を行
う。

［実施例コ 本発明の多重プローブ試験装置は、本発明の出願人でも
あるテキサス・インスッルメント社に委譲された合衆国
特許第４，５８５，９９１号に開示された多重プローブ
試験システムの改善を行うものであって、その開示内容
は本特許でも参考として参照されている。

本発明による多重プローブ試験装置の提出された実施例
は高いクロック周波数（２５メガヘルツ以上）かつ多数
のピン接点（１００以上）を有する集積回路の試験用に
設詞されたものである。しかしながらこの装置はより簡
単な試験回路にも容易に適合できる。

詳細説明は以下のようにまとめられている。

１．　プローブカード １０ ２．　組み込み型集積試験回路 ３．　製造方法 ４．　結論 ｌ．プローブカード 第２図に示すように多重プローブ試験装置またはプロー
ブカード１０はプローブ表面１２および中央穴１３を具
備した基板ウエハー１１で構戊されている。

プローブ表面１２の上には穴１３の周囲に複数のプロー
ブ接点チップ１４が配置されている。各各のプローブ１
４は信号線１５によって試験回路（図示せず）に接続さ
れている。プローブの配列は試験対象装置（ＤＵＴ）の
ピン接点配列に対応する鏡像となるように構威されてい
る。

しなやかさ（垂直方向または平面からずれる柔軟性）を
得るために、各々のプローブ接点チップ１４に対して、
複数の弾性溝１６が基板１１を貫通するように、中央穴
１３から各プローブの両側に沿って切り込まれている。

胛性溝によって片持梁突起１７が形成されており、これ
は垂直方向変１１ 位の柔軟性を与え、ＤＵＴの幾何学的構造またはプロー
ブの高さに変動が生じてもプローブ配列の各々と、対応
するＤＵＴピン接点との間の十分な接触を確保するのに
必要である。

各々のプローブ信号線１５は対応する導電性穴または管
１８を通り、基板１１を貫通して基板の反対側に導かれ
ている。第２章に記述するように、管１８は基板１１を
通りプローブ接点チップ１４をプローブカード１０の裏
側に装着された対応する集積試験回路に接続するための
導電性路を構威している。

第２図は限定された数のプローブ接点チップ１４を具備
したプローブカード１０を示している。

いかような規模のプローブカードやプローブであろうが
、また信号線やＱｌｉ性満てあろうがｔ，！７ｉ　（こ
とは可能である。この構成は図示する便宜上のみのもの
である。本発明に依れば、プローブカードは従来からあ
る集積回路技術を用いて製造されており、試験対象であ
る集積回路と同等の縮小率および複雑さのプローブカー
ドを製造するために容易１２ に適合できる。すなわち、数百を数える人出力ビン配列
を備えた与えられたＤＵＴに対して、プローブ１４の対
応する鏡像配列を具備したプローブカード１０を従来技
術を用いて製造できるということである。

第３図はプローブ接点チップ１４を関連する胛性溝１６
および片持梁突起１７と共に拡大して示したものである
。プローブは基板１１のプローブ表面１２上に、好適に
電気メッキ工程で形威された金属製チップを有する。プ
ローブ１４は単一金属物質を用いて単一溶着工程で形成
することもできるし、また第二段金属被覆（図示せず）
を含む二段階操作で形成することも出来る、第二段階金
属としては金属シリコンカーバイド、クロムまたは同等
の弱抵抗物質が挙げられる。プローブ脣或手段に応じて
、プローブのチップは輪郭だし（例えば食刻法によって
）をして、ひどいはみ出しを取り除いたりチップを鋭角
にしてＤＵＴピン接点を覆う酸化被膜を貫通できるよう
にする必要がある。

１３ 基板１１に使用する物質の選択は設計上の問題である。

プローブは溶着され食刻法で形成されるわけでは無いの
で半導体基板である必要はない。

その他の好適に絶縁性を有する物質が使用可能である。

半導体基板の代わりとして推奨できるのは酸化アルミニ
ウムである。

プローブ接点チップの詳細形状および輪郭をどう選ぶか
は設計上の選択の問題である。第一要素はＤＵＴピン接
点の寸法および数それにプローブ製造方法である。プロ
ーブ接点チップの高さを２５から７５マイクロメータで
製造することを推奨する。

弾性溝およびその結果形威される片持梁突起の詳細構造
も設計上の選択の問題である。弾性溝に要求されるのは
片持梁に置かれたプローブ接点チップの変位に対するし
なやかさが得られる様な十分な長さを有することのみで
ある。片持梁突起を形成するために中央穴から延びた弾
性溝を使用する代わりに、弾性溝を基板を貫通するよう
に形成し、その中央部にプローブが装着された弾性梁を
１４ 構成することも出来る。断面積が６０００平方ミクロン
のプローブに対して、推奨できる弾性溝の構造は、厚さ
が０．４ミリメータのシリコンウェハーを使用する場合
はその長さを約１０ミリメタとすることである。ピン実
装密度がさらに高い場合にはプローブチップ間の溝を中
央揃えする事を推奨する。

たとえ組み込み型集積試験回路を使用しても約１００メ
ガヘルツで動作する集積回路ＤＵＴを試験する場合はプ
ローブ接点チップ間の信号線上でリンギング現象や雑音
といった問題が生じ結果として対応する集積試験回路に
影響を与える。従ってそのような応用に対しては、プロ
ーブカード１０は好適に各々のプローブにインピーダン
ス整合をとられた終端を備えた集積伝送線結線を用いて
製造されている。

集積伝送線の構造を選ぶか否かは設計上の選択による。

伝送線結線を形成するのに使用できる、同等に効果的な
技術が多数有って、その内の二つを第４ａ図および第４
ｂ図に示す。これらの伝送１５ 線は、半導体基板に対しては薄膜技術を用いて、その他
の基板（例えば酸化アルミニウム）に対しては厚膜技術
を用いて形成される。プローブ接点チップに於ける抵抗
終端は、伝送線の特性インピーダンス（例えば５０また
は７５オーム）と整合がとれるように製造される。

第４ａ図に示すように共面伝送線結線が使用できる。信
号線１５を備えたプローブ接点チップ１４が平行な弾性
溝１６の間に配置されている。二重の導電仕接地線２２
および２４がｆ．．，号線１５の両側に配置され、好適
にプローブの部分まで、すなはち弾性溝の間に延びてい
る。共面接地線２２／２４は信号線１５に沿って平行に
、組み込み型試験回路（図示せず）のところまで延びて
いる。

接地線２２．／２４および信号線１５の物理的形状は、
プローブからその関連する集積試験回路への伝送線結線
に対して希望する特性インピーダンス（例えば５０また
は７５オーム）が得られる様のに選択される。

第４ｂ図に示されるように、これに代わる帯状１６ 伝送線結線は、酸化膜３３の上に形成されプロブ接点チ
ップ１４から絶縁され酸化膜３４を挟んで信号線１５が
重ねられている一木の接地線３２を使用している。接地
線３２は好適に組み込み型集積試験回路（図示せず）ま
で延びている。接地線は接地面として製造されている。

提示された実施例に於で、両方の伝送線の構成はインピ
ーダンス整合用抵抗終端を有し、これらは第４ａ図の共
面構造では並列接続された抵抗器２Ｚｏで、また第４ｂ
図の帯状構造では単一の抵抗器Ｚｏで示されている。こ
れらの抵抗器は基板１１の内部またはその表面上に、従
来技術を用いて製造され、プローブ信号線および伝送線
接地導体への好適な接続も同時に作られる。例えば第４
ａ図は共面伝送線に対してこれらの抵抗終端を作るため
のひとつの技法を示している。抵抗領域２６が基板１１
の内部で信号線１５および接地線２２／２４の下てプロ
ーブ１４の近くに形成される。これらの線は従来からの
方法で、管２７を介して抵抗領域２６に結合される。

１７ ２．組み込み型集積試験回路 本発明による多重プローブ試験装置は組み込み型試験回
路と共に使用されるように考慮されている。特にプロー
ブカードの提出された実施例は、各々のプローブ接点チ
ップに対してひとつの組み込み型試験回路を具備するよ
うに作られており、これらの組み込み型試験回路はプロ
ーブカードのプローブ配列とは反対側の表面上に直接取
り付けられるようになっている。

第５ａ図および第５ｂ図に示すように、各々のプローブ
接点チップ１４に対してプローブヵード１０は基板を貫
通する導電性管１８を有し、これはプローブ表面１２と
基板１１の反対側にある試験回路装着面５０との間の導
電性チャンネルを構或する。各々のプローブ１４に接続
された信号線１５はプローブ表面１２を横切って対応す
る管１８まで延びている。管部に於て信号線１５は管１
８の導電性壁５２に接続する。

プローブ１４へ対する伝送線結線はこれらの図には示さ
れていない。第４ａ図または第４ｂ図い１８ ずれかに示す伝送線結線方法を推奨する。

管１８の導電性壁５２はまた信号線５４を介して縁取イ
１条導体５６に接続されており、これは関連する集積試
験回路５８の縁取付を行う際に使用される。縁取イ］技
法を使用することでプローブカード１０には各々のプロ
ーブ接点チップ１４に対して組み込み型集積試験回路５
８を装着することが可能となる。組み込み型試験回路を
接続しかつ駆動するための付加回路（図示せず）は、月
並みな従来技術であるため記述の要は無い。

管１８を形成するために多くの製造方法が可能である。

推奨する方法は“　９９１特許に開示されている。管の
位置を何処にするかは設計上の問題であるが一般に信号
線路を最短とする。この点からみてスペスが許すので有
れば管１８はプローブカード周辺部よりもむしろ試験回
路５８内部に配置すべきである。

組み込み型集積試験回路を具備することを推奨するが必
ず必要と言うわけではない；このような組み込み型試験
回路をコネクタ（好適に伝送線）１９ と置き換えて遠隔試験回路と接続することも再能である
。この発明のその他の特徴としては以下の通りとなる、
全金属プローブ接点チップ、師性溝およびインピーダン
ス整合伝送線結線とで構成され、これらの伝送線結線は
遠隔試験回路構或に適合可能である。各々のプローブに
個別の集積試験回路を用意することは必ずしも必要では
ないが、試験の柔軟性また高度化に対処する上で利点が
ある。

集積試験回路を個別に製造（試験）する事を推奨するが
これは、集積試験回路をプローブカードの上に直接製造
する（例えば“　９９１特許に記述されているように）
場合に発生する製造歩留まりの問題を避ける上で有効で
ある。個別のチップを縁取付するＩＪＴにより各々のプ
ローブに対する個別積試験回路川の十分な場所が表面領
域に確保てきるが、もしも十分な場所が予め有る場所に
は使用されるであろう従来技術による装着技法に比べて
複雑にはなる。

３．製造方法 ２０ 本発明は詳細な製造方法は含んでいない、従来技術によ
る集積回路製造技術が使用できる。これらの技術はプロ
ーブチップの電気メッキ技術、配線および抵抗領域の溶
着技術て構或されておりこれらは良く知られているので
詳細に記述する必要はない。

第２図および第３図に於で、金属性プローブ接点チップ
１４は基板のプローブ表面１２上に、好適に電気メッキ
工程で製造されている。基板は半導体またはその他の飼
料（例えば酸化アルミニウム）である。従来からあるパ
ターン付き光硬化性樹脂を用いてプローブ領域を定め、
基板１１を電気メッキ槽（典型的には金属塩）に浸す。

光硬化性樹脂層（図示せず）はプローブ構造の位置、領
域および断面を定めるために使用される。

電気メッキ工程は従来方式で制御され、光硬化性樹脂の
露光プローブ領域内に希望の高さのプローブ接点チップ
を形成する。次にチップ整形食刻］−程が実行されプロ
ーブのチップ形状を整えるが、特に光硬化性樹脂の最表
面近くでのメッキの結果２１ 生じるマッシュルーム状の付着物を取り除く。

好適に二段階製造工程がプローブ接点チップに対して用
いられる。第二段工程は、例えば金属シリコンカーバイ
ドまたはクロムの様な耐摩耗金属被覆（図示せず）をプ
ローブ接点チップ１４の上に電気溶着する工程で構成さ
れている。

第３図に於で、弾性溝１６はプローブ接点チップ１４が
溶着された後に従来技術のレーザまたは水噴射加工によ
って好適に形成される。これとは別に、弾性溝を化学的
食刻法を用いてプローブを形成する前に作ることもてき
る。

第４ａ図および第４ｂ図に於で、種々の信号線および接
地線は、従来の基板処理工程（例えば半導体基板上への
酸化膜形成）の後にドーピングされたポリシリコンまた
は金属を使用し、従来技術のパターン溶着工程で形成さ
れる。第４ａ図に於いて、伝送接地線２２および２４は
プローブ信号線１５と同一工程で形威される。第４ｂ図
に於で、伝送接地線３２（または接地面）が最初に溶着
され、次にプローブ信号線１５の溶着を行う前に酸２２ 化膜３４で覆い、それからプローブ接点チップ１４を形
成ずる。

第５ａ図に於で、プローブ表面１２と試験回路装着面５
０との間の接続を行うための導電性管１８は′　９９１
特許に開示されている手順に従って製造できる。管はプ
ローブ接点チップ１４（およびこれに関連する信号線お
よび伝送線結線）を製造する前でも後でも作れる。基板
１１を通る導電性壁５２は基板の両表面間での電気的接
続を行うのでプローブ接点チップ１４および縁取｛＝１
条導体５６はそれぞれの信号線１５および５４を介して
導電性壁に接続するだけでよい。

各々の集積試験回路５８を実際に縁取付する工程は本発
明の範囲でもなく記述の必要はない。集積試験回路を縁
取付するにはいくつかの技術が利川できる。推奨する方
法はテキサスインスッルメンＩ・社に委譲された出願中
の特前出願第７　０　６　．　４’８　０号（２／２７
／８５受理）および第８９３．７７０号（　８／ｌ／８
６受理）に記述されている。

４．結論 ２３ 本発明による多重試験装置および方法は集積回路試験用
の改善されたプローブカードを提供し、特に人出力ピン
数が多く　（約１０（１）またクロック周波数が高い（
約２５メガヘルツ）集積回路の試験に適している。

提出されたプローブカードは金属製プローブ接点チップ
を有するがこれは、電気溶着工程で製造されるので方向
依存性食刻法を必要としない。プローブのしなやかさは
各々のプローブの近くでその両側に配置され、中央穴か
ら延びて片持梁突起を形成する弾性溝によって与えられ
ている。インピーダンス整合終端を備えた伝送線は各々
のプローブを関連する集積試験回路に連結する。各々の
プローブは導電性管を通して、好適にプローブカード反
対面に装着された集積試験回路に直接接続されている。

本発明は特定の提出された実施例に従って記述されてき
たが、本技術分野に精通の技術者によれば多くの変更や
修正を指摘することが出来るであろうが、本発明はその
ような変更や修正が添トｊの２４ 請求項の範囲に含まれるものと意図している。

以上の説明に関して更に以下の項を開示する。

（１）　　ほぼ平板なピン接点配列を有する被試験装置
（ＤＵＴ）の電気的な試験を行ったの多重プローブ試験
装置であって： 基本的に平らな基板と； 前記基板に集積されＤＵＴ接続器の配列と鏡像をなす複
数の金属製プローブチツブと：それに前記プローブ接点
がＤＵＴビン接点部に接触した際に前記プローブをＤＵ
Ｔ試験回路に連結するための信号線が前記基板上に集積
された状態で、各々のプローブチップに対して具備され
ていることを特徴とする前記多重プローブ試験装置。

（２）　　第１項記載の装置に於で、さらに弾性溝が前
記プローブチップの近くに前記基板を切り込むように形
成され、これによってプローブの下の前記基板部分が柔
軟性を持つようにした前記弾性溝を有することを特徴と
する前記多重プローブ試験装置。

（３）　　第１項記載の装置に於て： ２５ 前記基板が中央穴を有し； 前記プローブチップが前記穴の周りに溶着され；そして 前記弾性溝が前記穴から外側に延び前記プロブチップの
下に片持梁突起を形成することを特徴とする前記多重プ
ローブ試験装置。

（４）　　第１項記載の装置に於で、さらに各々の信号
線に対して少なくとも一木の接地線か前記信号線と一定
の間隔を置くように前記址板上に集積されており、伝送
線結線を形成するとを特徴とする前記多重プローブ試験
装置。

（５）　　第４項記載の装置に於で、さらに各々の伝送
線に対して前記基板に集積され、前記それぞれの信号線
および接地線の間に結合された抵抗素子が具備され、前
記伝送線のインピーダンス整合終端を構成していること
を特徴とする前記装置。

ク６）　　第５項記載の装置に於で、各々の伝送線がそ
れぞれの信号線の両側に一定間隔をおいて平行かつ共面
関係で配置された二木の接地線を有することを特徴とす
る前記多重プローブ試験装置。

２６ （７）　　第５項記載の装置に於で、各々の伝送線が前
記基板に集積された一本の接地線と該接地線に重なるよ
うに配置され絶縁層で前記接地線と絶縁されている信号
線とで構威されていることを特徴とする前記多重プロー
ブ試験装置。

（８）　　第１項記載の装置に於で、各々のプローブチ
ップが前記基板の前記プローブとは反対側に装着された
試験回路に結合されていることを特徴とする前記多重プ
ローブ試験装置。

（９）　　第８項記載の装置に於で、試験回路が複数の
集積試験回路で構成されていることを特徴とする前記多
重プローブ試験装置。

０（１）第１項記載の装置に於で、各々のプローブチッ
プが前記基板に配置された導電性管通してひとつの関連
する試験回路に結合されていることを特徴とする前記多
重プローブ試験装置。

（ｌ１）第１０項記載の装置に於で、前記試験回路が縁
取付されていることを特徴とする前記多重プローブ試験
装置。

（１２）第１項記載の装置に於で、前記プローブチ２７ ップが前記基板の上に金属の電気溶着によって形成され
ることを特徴とする前記多重プローブ試験装置。

（１３）第１２項記載の装置に於で、さらに導電性のあ
る耐摩耗性層が各々のプローブチップを覆うように具備
されているとを特徴とする前記多重プローブ試験装置。

（１４〉　　第１項記載の装置に於いて、前記基板が半
導体であることを特徴とする前記多重プローブ試験装置
。

（１５）第１項記載の装置に於で、前記越板が酸化アル
ミニウムであることを特徴とする前記多重プローブ試験
装置。

（ｌ６）　　ピン接点配列を有するほぼ平板な表面を有
する集積回路被試験装置（ＤＵＴ）の電気的な試験を行
うための多重プローブ試験装置の製造方法であって： 基本的に平らな基板を形成し 前記基板上にＤＵＴピン接点の配列と鏡像をなす複数の
金属製プローブチップを形成し；２８ 各々のプローブチップに対して、ＤＵＴ試験のために前
記プローブチップを試験回路に接続する信号線を前記基
板に集積して形成ずる手順で構威されていることを特徴
とする前記多重プローブ試験装置製造方法。

（１７）第１６項記載の方法に於で、さらに前記プロー
ブチップの近くの基板に弾性溝を形成し前記プローブチ
ップがＤＵＴピン接点に接触した際に柔軟に変位出来る
ようにする手順を含むとを特徴とする前記多重プローブ
試験装置製造方法。

（１８）第１７項記載の方法に於で、さらに前記基板内
に中央穴を形成し、前記プローブチップを前記穴の周辺
に配置し、そして前記プローブチップの下側に片持梁突
起を形成するように前記弾性溝を前記穴から外側に延ば
す手順を含むことを特徴とする前記多重プローブ試験装
置製造方法。

（ｌ９）第１６項記載の方法に於で、前記プローブチッ
プの形成手順が前記基板上に金属物質を選択的に溶着す
る事で構威されていることを特徴とする前記多重プロー
ブ試験装置製造方法。

２９ （２（１）第１９項記載の方法に於で、プローブチップ
溶着が電気メッキでなされることを特徴とする前記多重
プローブ試験装置製造方法。

（２ｌ）第１６項記載の方法に於で、さらに各々のプロ
ーブに対して前記信号線に沿って一定間隔で配置された
少なくとも一本の接地線を形成し伝送線結線を構成する
手順を含むことを特徴とする前記多重プローブ試験装置
製造方法。

（２２）第２１項記載の方法に於で、さらに前記基板に
集積され前記それぞれの信号線および接地線の間に結合
され前記伝送線のインピーダンス整合終端を供するため
の抵抗素子を形成する手順を含むことを特徴とする前記
多重プローブ試験装置製造方法。

（２３）第２２項記載の方法に於で、前記伝送線結線が
前記信号線と具面で一定間隔で前記基板上に配置された
二本の接地線を有することを特徴とする前記多重プロー
ブ試験装置製造方法。

（２４）第２２項記載の方法に於で、伝送線結線形成手
順が ３０ 接地線導体を形成し： 前記接地線の上に絶縁層を形成し；そして前記接地線か
ら絶縁されその一方の端でプローブチップに電気的に結
合されている信号線導体を形成する手順で構成されてい
ることを特徴とする前記多重プローブ試験装置製造方法
。

（２５）ほぼ平板な表面を有しその面上にピン接点配列
を備えた電気的被試験素子（ＤＵＴ．）の試験方法であ
って： ＤＵＴ接続器の配列をそれと鏡像関係にあてプローブ表
面に配置されている金属製プローブチップと接触させ； 各々のプローブチップを前記基板に集積された伝送線を
用いて試験回路に結合し；そして前記伝送線と前記プロ
ーブチップとを介して試験信号をＤＵＴとの間でやりと
りする、以上の手順で構威されていることを特徴とする
多数のピン配列を備えた電気的素子の試験方法。

（２６）第２５項記載の方法に於で、さらに前記伝送線
を前記プローブカードに集積されたインピー３１ ダンス整合抵抗素子を用いて終端させる手順を含むこと
を特徴とする前記多数のピン配列を備えた電気的素子の
試験方法。

（２７）第２５項記載の方法に於で、前記伝送線が少な
くとも二本の導電性線を有しそれらが互いに間隔を置い
てほぼ平行な関係で前記基板に集積され、その一方は接
地線に接続されもう一方は前記プローブチップに接続さ
れていることを特徴とする前記多数のピン配列を備えた
電気的素子の試験方法。

（２８）第２５ＪＪ″ｉ記載の方法に肚て、前記イム送
線が前記プローブカードに集積され電気的に接地線に接
続されている一本の接地線と； 前記接地線の上に形威された絶縁層と；それに前記絶縁
層の上に形成されプローブチップに電気的に接続された
一本の導電性信号線とて構成されていることを特徴とす
る前記多数のピン配列を備えた電気的素子の試験方法。

（２９）第２５項記載の方法に於で、さらにプローブチ
ップの近くで前記プローブカードを貫通して３２ 弾性溝を形成し、前記プローブチップが対応するＤＵＴ
接続器と接触した際に柔軟に変位出来るようにする手順
を含むことを特徴とする前記多数のピン配列を備えた電
気的素子の試験方法。

（３（１）多重プローブ試験装置１０は基板１１上に溶
着された（例えば電気メッキ法によって）金属製プロー
ブチップ１４の配列で構或されている。

金属製プローブは基板１１内の中央穴１３の周囲に配置
されており、弾性溝１６が穴から基板を貫通するように
各々のプローブチップの両側に延びて片持梁突起１７を
構或し、プローブが接触してゆがむ場合の柔軟性を与え
ている。各々のプローブは伝送線接続器１５、２２、２
４を介して試験回路に結合されている。好適にプローブ
は基板１１に開けられた管１８を通して、基板１１の反
対面に縁取付された個々の集積試験回路５８に結合され
ている。

【図面の簡単な説明】

第１ａ図から第１ｃ図はソリッドステート多重プローブ
システムの従来例を示す図； ３３ 第２図は本発明によるソリッドステート多重プローブ試
験装置のプローブ表面を示す平面図第３図は個別プロー
ブおよび近接する弾性スロットの拡大透視図； 第４ａ図および第４ｂ図は、プローブ接点チップへのイ
ンピーダンス整合伝送線結線を形成ずるための別の方法
を示す図；そして 第５ａ図および第５ｂ図は導電性穴を通して、縁取イリ
された集積試験回路へのプローブ接続状態を示す立面図
並びに透視図である。 ［符号の説明］ １０・・●・●●●◆・プローブカード１１・・・・・
・・・・基板 １２・・・・・・・・・プローブ表面 １３・・・・・・・・・穴 １４・◆●◆・●・・・プローブ接点チップ１５・・・
・・・・・・信号線 １６・・・・・・・・・俳性満 １７・・・・・・・・・片持梁突起 １８・・・・・・・・・導電性管 ３４ ２２、２４・・・・・・接地線 ２２ａ，２４ｂ，３６・抵抗素子 ２６・・・・・・・・・抵抗領域 ２７・・・・・・・・・導電性穴 ３２・・・・・・・・・接地線 ３３・・・・・・・・・酸化膜 ３４・・・・・・・・・酸化膜 ５０・・・・・・・・・試験回路装着面５２・・・・・
・・・・導電性壁 ５４・・・・・・・・・信号線 ５６・・・・・・・・・縁取ｆτｊ条導体５８・・・・
・・・・・集積試験回路

Claims (3)

【特許請求の範囲】
1. （１）ほぼ平板なピン接点配列を有する被試験装置の電
   気的な試験を行うための多重プローブ試験装置であって
   ： 基本的に平らな基板と； 前記基板に集積され被試験装置の接続器の配列と鏡像を
   なす複数の金属製プローブチップと；それに 前記プローブ接点が被試験装置のピン接点部に接触した
   際に前記プローブを被試験装置の試験回路に連結するた
   めの信号線が前記基板上に集積されて、各々のプローブ
   チップに対して具備されていることを特徴とする前記多
   重プローブ試験装置。
2. （２）ピン接点配列を有するほぼ平板な表面を有する集
   積回路被試験装置の電気的な試験を行うための多重プロ
   ーブ試験装置の製造方法であって：基本的に平らな基板
   を形成し； 前記基板上に被試験装置のピン接点の配列と鏡像をなす
   複数の金属製プローブチップを形成し；各々のプローブ
   チップに対して、被試験装置の試験のために前記プロー
   ブチップを試験回路に接続する信号線を前記基板に集積
   して形成する手順で構成されていることを特徴とする前
   記多重プローブ試験装置製造方法。
3. （３）ほぼ平板な表面を有しその面上にピン接点配列を
   備えた電気的被試験素子の試験方法であって： 被試験素子の接続器の配列をそれと鏡像関係にあってプ
   ローブ表面に配置されている金属製プローブチップと接
   触させ； 各々のプローブチップを前記基板に集積された伝送線を
   用いて試験回路に結合し；そして 前記伝送線と前記プローブチップとを介して試験信号を
   被試験素子との間でやりとりする、以上の手順で構成さ
   れていることを特徴とする多数のピン配列を備えた電気
   的素子の試験方法。