JPH0391198A - メモリ再書き込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はＥＣＣ付きメモリで読み出しデータにエラー
が発生した場合、ＣＰＵを使用せずに再書き込みを行う
ようにしたメモリ再書き込み方式［従来の技術］ 従来、Ｅ　ＣＣ（Ｅｒｒｏｒ　Ｃｈｅｃｋｉｎｇ　ａｎ
ｄ　Ｃｏｒｒｅｃｔｉ。

ｎ〉機能、すなわち、１ビツトエラーの訂正および２ビ
ツトエラーの検出機能を有するＥＣＣ付きメモリ回路に
おいて、ソフトエラーによって１ビツトエラーが発生し
た場合、１ビツトエラーは訂正されて読み出される。し
かし、ＣＰＵはこのｌビットエラーの発生を検出した場
合、１ビツトエラーの再書き込みを行わず無視するか、
またはＣＰＵ内部のアドレスレジスタを参照してアドレ
スレジスタの示す番地に再書き込みを実行するようにな
っている。

［発明が解決しようとする課題］ 上述した従来のＥＣＣ付きメモリ回路において、ｌビッ
トエラーの発生時、１ビツトエラーの発生した番地に対
する再書き込みを行わない場合には、ｌビットエラーの
発生した番地を読み出す度に１ビツトエラーが発生する
ため、２ビツトエラーが発生する確率が高くなるのでメ
モリ回路の信頼性が低下する問題があった。一方、ＣＰ
Ｕが再書き込みを行う場合には、ＣＰＵに余分な処理を
させる結果となり、ＣＰＵの処理効率が低下する問題が
あった。

［課題を解決するための手段］ この発明のメモリ再書き込み方式は、エラー検出信号に
応じてアドレスをラッチするアドレスラッチ回路と、エ
ラー検出信号に応じて再書き込み要求信号を出力すると
ともに、再書き込み許可信号に応じて再書き込みサイク
ル信号を出力する再書き込み制御回路と、再書き込み要
求信号を入力した際、メモリに対するアクセスが可能に
なった時点で再書き込み許可信号を出力するメモリアク
セス調停回路とを設け、ＥＣＣＬＳＩによってエラー検
出信号が出力された場合、エラーを検出したアドレスの
データを訂正し、この訂正したデータをエラーが検出さ
れたアドレスに書き込むようにしている。

［作用コ ＥＣＣＬＳＩによってエラー検出信号が出力された場合
、再書き込み制御回路から再書き込みサイクル信号が出
力されたとき、ラッチ回路がラッチしたアドレスをメモ
リに与えてメモリからデータを読み出し、この読み出し
たデータをＥＣＣＬＳＩによって訂正し、この訂正した
データをアドレスラッチ回路がラッチした前記アドレス
に従ってメモリに書き込むことにより、読み出されたデ
ータにエラーがあることがＥＣＣＬＳＩによって検出さ
れた場合、上記データを訂正して再書き込みを行うこと
ができる。

［実施例］ 次に、この発明について図面を参照して説明する。

図はこの発明のメモリ再書き込み方式の一実施例におけ
るＥＣＣ付きメモリ回路の構成国である。

１はアドレスバス、２はデータバス、３はメモリアクセ
ス調停回路である。４はメモリリフレッシュ回路であり
、メモリアクセス調停回路３にメモリリフレッシュ要求
信号ｆを送出し、メモリアクセス調停回路３からメモリ
リフレッシス許可信号ｇを受は取ると、メモリ１１にリ
フレッシュ動作をさせるためのアドレスを供給するよう
になっている。

５はメモリアクセス調停回路３からの制御信号に応じて
メモリ１１にメモリ制御信号ｉを供給するメモリ制御信
号生成回路、６はメモリアクセス調停回路３からの制御
信号に応じてＥＣＣＬＳｌｌｏにＥＣＣ制御信号信号供
給するＥＣＣ制御信号生戒回路である。

７はＥＣＣＬＳｌｌｏから送出された１ビツトエラー発
生信号ａに応じて再書き込み要求信号すをメモリアクセ
ス調停回路３に送出し、これに応じてメモリアクセス調
停回路３から送出される再書き込み許可信号Ｃを入力す
ると、再書き込みサイクル信号りを出力する再書き込み
制御回路である。

８はアドレスバス１のアドレスを１ビツトエラー発生信
号ａに応じてラッチするとともに、ラッチしたデータを
再書き込みサイクル信号りに応じて出力するアドレスラ
ッチ回路である。

９はメモリリフレッシュ制御回路４、アドレスラッチ回
路８、またはアドレスバス１から供給されるアドレスを
選択してメモリ１１に供給するメモリ入力アドレスセレ
クタである。

ＥＣＣＬＳＩｌ０は１ビツトエラー発生信号ａを出力す
る。また、ＥＣＣ制御信号信号従ってメモリ１１から入
力したデータを訂正するとともに、訂正したデータをメ
モリ１１に送出する。

１２ａはアドレスラッチ回路８から送出されたアドレス
を再書き込みサイクル信号りに従ってメモリ入力アドレ
スセレクタ９に出力するバッファ、１２ｂはアドレスバ
スｌから送出されたアドレスをメモリリードライト許可
信号ｅに従ってメモリ入力アドレスセレクタ９に出力す
るバッファである。

次に、動作について説明する。

メモリ１１からのデータ読み出し時、１ビツトエラーが
発生すると、ＥＣＣＬＳ　Ｉ　１０はメモリ１１から出
力されたデータを訂正してデータバス２に出力してメモ
リ読み出しサイクルは終了する。これと同時に、ＥＣＣ
ＬＳＩｌ０はエビットエラー発生信号ａをアドレスラッ
チ回路８に送出して１ビツトエラー発生時のアドレスを
ラッチさせる。また、この１ビツトエラー発生信号ａを
入力した再書き込み制御回路７は、メモリアクセス調停
回路３に再書き込み要求信号すを送出する。

再書き込み要求信号すを入力したメモリアクセス調停回
路３は、他の要求信号、すなわち、メモリリードライト
要求信号ｄおよびメモリリフレッシュ要求信号ｆが有効
でないことを確認した後、再書き込み許可信号Ｃを再書
き込み制御回路７に出力する。

再書き込み許可信号Ｃが有効になったため、再書き込み
制御回路７はバッファ１２ａおよびアドレスラッチ回路
８に再書き込みサイクル信号りを与えて両者を能動状態
にする。再書き込みサイクル信号りを入力したアドレス
ラッチ回路８は、エラーを発生したアドレスを能動状態
のバッファ１２ａを経由してメモリ入力アドレスセレク
タ９に供給し、メモリ１１に入力する。

次に、メモリ制御信号生成回路５は、メモリアクセス調
停回路３の制御信号に従ってまず読み出し動作を指示す
るメモリ制御信号ｉをメモリ１１に供給し、その後で書
き込み動作を指示するメモリ制御信号ｉをメモリ１１に
供給する。はじめのメモリ制御信号ｉに従ってメモリ１
１はＥＣＣＬＳＩｌ０にデータを送出し、この読み出さ
れたデータはＥＣＣＬＳＩ　１０によって訂正される。

そして、次のメモリ制御信号ｉに従ってメモリ１１はＥ
ＣＣＬＳＩ　１０によって訂正されたデータを書き込む
。

このようにしてメモリ１１に対する再書き込み動作がな
される。

［発明の効果］ 以上説明したよう゛にこの発明のメモリ再書き込み方式
によれば、ＥＣＣＬＳＩによってエラー検出信号が出力
された場合、再書き込み制御回路から再書き込みサイク
ル信号が出力されたとき、ラッチ回路がラッチしたアド
レスをメモリに与えてメモリからデータを読み出し、こ
の読み出したデータをＥＣＣＬＳＩによって訂正し、こ
の訂正したデータをアドレスラッチ回路がラッチした前
記アドレスに従ってメモリに書き込むことにより、読み
出されたデータにエラーがあることがＥＣＣＬＳＩによ
って検出された場合、上記データを訂正して再書き込み
を行うことができる。

したがって、１ビツトエラーが発生した場合、必ず再書
き込みがなされるため、従来と違って２ビツトエラーの
発生する確率を低下させる効果がある。

また、この再書き込み動作はＣＰＵの介入を必要としな
いので、従来に比較してＣＰＵの処理効率を向上させる
効果がある。

【図面の簡単な説明】

図はこの発明のメモリ再書き込み方式の一実施例におけ
るメモリ回路の構成国である。 ３・・・メモリアクセス調停回路、７・・・再書き込み
制御回路、８・・・アドレスラッチ回路、１ｏ・・・Ｅ
ＣＣＬＳＩ、１１−−・メモリ、ａ・・・１ビツトエラ
ー発生信号、ｂ・・−再書き込み要求信号、Ｃ・・・再
書き込み許可信号、ｈ・・・再書き込みサイクル信号。

Claims (1)

1. 【特許請求の範囲】 メモリから読み出したデータにエラーが発生した場合に
   エラー発生信号を出力するＥＣＣＬＳＩを含むメモリ回
   路おけるメモリ再書き込み方式において、 エラー検出信号に応じてアドレスをラッチするアドレス
   ラッチ回路と、エラー検出信号に応じて再書き込み要求
   信号を出力するとともに、再書き込み許可信号に応じて
   再書き込みサイクル信号を出力する再書き込み制御回路
   と、再書き込み要求信号を入力した際、メモリに対する
   アクセスが可能になった時点で再書き込み許可信号を出
   力するメモリアクセス調停回路とを設け、 ＥＣＣＬＳＩによつてエラー検出信号が出力された場合
   、再書き込み制御回路から再書き込みサイクル信号が出
   力されたとき、ラッチ回路がラッチしたアドレスをメモ
   リに与えてメモリからデータを読み出し、この読み出し
   たデータをＥＣＣＬＳＩによって訂正し、この訂正した
   データをアドレスラッチ回路がラッチした前記アドレス
   に従つてメモリに書き込むことを特徴とするメモリ再書
   き込み方式。