JPH0391053A

JPH0391053A - Ｄｍａ転送制御方式

Info

Publication number: JPH0391053A
Application number: JP22908389A
Authority: JP
Inventors: Hiroki Narita; 成田　浩樹
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-09-04
Filing date: 1989-09-04
Publication date: 1991-04-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　要〕計測制御分野を対象としたデータ監視システムに用いる
マイクロコンピュータ装置のＤＭＡ転送制御方式に関し
、共通ＣＰＵの制御下でシステム・バスに接続された共有
メモリと、ローカルＣＰｔＪの制御下でローカル・バス
に接続されたローカル・メモリとの間のデータ転送を、
両バスに接続され且つＤＭＡコントローラの制御下にあ
るテンポラリ・レジスタを介して行うＤＭＡ転送制御方
式において、バス獲得時間を短縮することによりＤＭＡ
転送速度を向上させることを目的とし、該ローカルＣＰＵに指示されたＤＭＡリクエスト発生部
からのＤＭＡリクエストにより該Ｄ　Ｍ　Ａコントロー
ラから発生されたバス獲得要求をそれぞれ同時に受ける
ローカル・バス獲得制御部及びシステム・バス獲得制御
部を設け、該制御部が対応するバス獲得制御を同時に行
うように構成する。

〔産業上の利用分野〕

本発明は、ＤＭＡ転送制御方式に関し、特に計測制御分
野を対象としたデータ監視システムに用いるマイクロコ
ンピュータ装置のＤＭＡ転送制御方式に関するものであ
る。

近年、データ監視システム等で収集したデータの処理に
際しては、従来に増して高度化、高速化、高信頼化が要
求されている。

このために第５図に示す様に、データを集める側に設け
られるマイクロコンピュータ装置３０は、処理能力を高
めるためにＣＰＵを搭載したＩ１０ユニット３２と、こ
れらのＩ１０ユニット３２にシステム・バス３５を介し
て接続された中央制御処理ユニット３１及び共有メモリ
３３とを含んでマルチプロセッサシステムを構成してお
り、各Ｉ１０ユニット３２には各種の監視装置３４が接
続されている。尚、この監視装置としては、河川や電力
等、センサや計測器等が用いられている。

各■／○ユニット３２で集められた情報は、各ユニット
３２内のローカル・メモリに一旦蓄えられた後、共有メ
モリ３３に移されるがこのときのデータの転送の処理速
度を上げるためにはＤＭＡ（ダイレクト・メモリ・アク
セス）転送により行う必要がある。

〔従来の技術〕

従来のメモリ間のＤＭＡによるデータ転送方式の構成が
第６図に概略的に示されており、この方式の動作概要が
第７図及び第８図に示されている。

以下、第６図の動作を第７図及び第８図に従って説明す
る。

■ローカルＣＰＵ４からＤＭＡリクエスト発生部９を動
作させる。

■ＤＭＡＤＭＡリフニス部９はＤＭＡコントローラ７に
対してＤＭＡリクエスト信号を出力する（ステップＴ１
）。

■ＤＭＡコントローラ７はＤＭＡリクエスト信号を受け
ると、ローカル・バス５の獲得要求信号を発生する（ス
テップＴ２）。

■ＤＭＡコントローラ７からのローカル・バス獲得要求
信号は、バス獲得制御部１０に入力されてローカル・バ
ス獲得要求信号をローカルＣＰＵ４に対して出力する。

■ここで、ローカルＣＰＵ４とバス獲得制御部１０との
遺り取りによりバスが獲得できるまで待機しくステップ
Ｔ３）、ローカル・バス５が獲得されると、これを知ら
されたＤＭＡコントローラ７は、ローカル・メモリ６の
データを読み出しくステップＴ４）でテンポラリ・レジ
スタ８に格納する（ステップＴ５）。

■このメモリ６−８間のデータ転送が終了すると、バス
獲得制御部１０は、ローカル・バス獲得信号の出力を停
止し、ローカル・バス５を解放する（ステップＴ６）。

■ＤＭＡＤＭＡリフニス部９は、ローカル・バス５が解
放されると次のＤＭＡリクエスト信号を出力する（ステ
ップＴ７）。

■上記■に同じ（ステップＴ８）。

■ＤＭＡコントローラ７から出力されたバス獲得要求信
号がバス獲得制御部９に入力されるとシステム・バス２
の獲得信号が出力される。

［相］システム・バス２が獲得されると（ステップＴ９
）、ＤＭＡコントローラ７はテンポラリ・レジスタ８の
内容を共有メモリ３に書き込む（ステップＴｌ０）。

■上記［相］の動作後、システム・バス獲得要求の出力
が停止され、システム・バス２が解放される（ステップ
Ｔｌ１）。

以上により、ｌワード（バイト）の転送が完了する。

そして、■〜■の動作を予め定められた回数だけ実行す
る（ステップＴ１２）。

また、一つのＩ１０ユニットによるＤＭＡ転送によりシ
ステム・バス２が占有されない様にするため、ｌワード
（バイト）の転送完了後、次のＤＭＡ転送が開始するま
で所定のインターバルタイムを持たせる（ステップＴ１
３）。

一方、共有メモリ３からローカル・メモリ６への方向の
ＤＭＡ転送の場合も第８図に示すように同様の動作（ス
テップ７２１〜Ｔ３３）により実行される。

尚、共通ＣＰＵＩとローカルＣＰＵ４との間の通信は、
図示していない通信用レジスタを介して行われる。

〔発明が解決しようとする課題〕

このように、従来の方式によると、一方のメモリからテ
ンポラリ・レジスタヘデータ転送を行った後に、テンポ
ラリ・レジスタから他方のメモリへデータ転送を行うた
め、再度、バス獲得要求を発生して待機しなければなら
ず、第５図のように複数のＩ１０ユニットがバスに接続
されてバスの占有状態が長くなる場合や、Ｉ１０ユニッ
トのローカルＣＰＵがアクセスタイムの長いデバイスを
制御している場合等には、バスを獲得するまでの時間が
長くなってしまいＤＭＡ転送速度が低下するという問題
点があった。

従って、本発明は、共通ＣＰＵの制御下でシステム・バ
スに接続された共有メモリと、ローカルＣＰＵの制御下
でローカル・バスに接続されたローカル・メモリとの間
のデータ転送を、両バスに接続され且つＤＭＡコントロ
ーラの制御下にあるテンポラリ・レジスタを介して行う
ＤＭＡ転送制御方式において、バス獲得時間を短縮する
ことによりＤＭＡ転送速度を向上させることを目的とす
る。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明に係るＤＭＡ転送制
御方式は、第１図に原理的に示すように、ローカルＣＰ
Ｕ４に指示されたＤＭＡリクエスト発生部１１からのＤ
ＭＡリクエストにより該ＤＭＡコントローラ７から発生
されたバス獲得要求を同時に受けて予め各バス獲得制御
を行うローカル・バス獲得制御部１２及びシステム・バ
ス獲得制御部１３を設けている。

〔作　　用〕

ローカルＣＰＵ４からの指示を受けたＤ　Ｍ　Ａ　＋７
ク工スト発生部１１は、ＤＭＡコントローラ７にＤＭＡ
リクエスト信号を与える。

これにより、ＤＭＡコントローラ７はリクエスト信号を
受けると、バス獲得要求を発生するが、このバス獲得要
求は、ローカル・バス獲得制御部１２及びシステム・バ
ス獲得制御部１３に同時に与えられる。

従って、ローカル・バス獲得制御部１２はローカル・バ
ス５に対するバス獲得制御を行い、システム・バス獲得
制御部１３はシステム・バス２に対するバス獲得制御を
それぞれ並行して行う。

これにより、例えばローカル・メモリ６→テンポラリ・
レジスタ８間のデータ転送を行っている間に、テンポラ
リ・レジスタ８→共有メモリ３へのデータ転送を実行す
るときのシステム・バス獲得のための待ち時間が短縮で
きる。これは、共有メモリ３→テンポラリ・レジスタ８
→ローカル・メモリ６の方向についても同様である。

〔実　施　例〕

第２図は本発明に係るＤＭＡ転送制御方式の実施例を示
しており、この実施例ではＤＭＡリクエスト発生部１１
は、リフニス１０発生部２１と、リフニス１１発生部２
２と、リフニス１２発生部２３と、リフニス１３発生部
２４とで構成され、各リクエスト発生部２１〜２４は４
チヤネルの独立したリクエスト入力端子を有するＤＭＡ
コントローラ７に接続されている。また、ローカル・バ
ス獲得制御部１２及びシステム・バス獲得制御部１３は
それぞれ２つの制御部２５．２６及び２７゜２８で構成
されており、各制御部はＤＭＡコントローラ７からの共
通のバス獲得要求（信号）を受けると共にローカル・バ
ス獲得制御部２５はリフニス１０発生部２１の出力、ロ
ーカル・バス獲得制御部２５はリフニス１３発生部２４
の出力、システム・バス獲得制御部２７はリフニス１１
発生部２２の出力、そしてシステム・バス獲得制御部２
８はリフニス１２発生部２３の出力、をそれぞれ受ける
ように構成されている。尚、この第２図では、第１図に
示した共通ＣＰＵＩ、　　システム・バス２．共有メモ
リ３．ローカル・バス５．ローカル・メモリ６、及びテ
ンポラリ・レジスタ８は簡略化するために図示を省略し
ている。

ここで、ローカルＣＰＵ４への各リクエスト入力は次表
並びに第１図に示すようなりＭＡ動作を行う様に設定さ
れていや。

表以下、第２図の実施例の動作を、第３図及び第４図に示
す動作概要に沿って説明する。

ローカル・　モ　→丑　メモ　　　のＤＭＡ斑ユ員主園
参凰とまず、ローカルＣＰＵ４は、ＤＭＡリクエスト発生部１
１を動作させると、ＤＭＡリクエスト発生部１１のリフ
ニス１０発生部２１がリクエスト０信号をＤＭＡコント
ローラ７に出力する（ステップＳ１）。

ＤＭＡコントローラ７はリクエスト０信号を受けると、
バス獲得要求信号Ａを全バス獲得制御部２５〜２８に出
力するが、この時、リクエストＯ信号を同時に受けたバ
ス獲得制御部２５のみが動作し、ローカル・バス獲得要
求をＯＲアゲ−１４を介してローカル・バスに出力する
（ステップＳ２）。

これと同時にバス獲得制御部２５は信号Ｂをシステム・
バス獲得制御部２７に出力し、システム・バス獲得要求
をＯＲゲート１５を介してシステム・バスに出力する（
ステップ３３）。

バス獲得制御部２５からのローカル・バス獲得要求によ
りローカル・バスが獲得されると（ステップＳ４）、リ
クエスト０信号のＤＭＡ動作を実行してローカル・メモ
リからテンポラリ・レジスタへのデータ転送を実行しく
ステップ３５．Ｓ６）、その後、ローカル・バスを解放
しくステップＳ７）、今度はＤＭＡリクエスト発生部１
１のリフニス１１発生部２２がリクエスト１信号を出力
する（ステップＳ８）。

そして、リクエストｌ信号が出力されるまでにシステム
・バスが獲得されたことが判明すると（ステップＳ９）
、リクエストｌ信号のＤＭＡ動作を実行してテンポラリ
・レジスタから共有メモリへのデータ転送を実行しくス
テップ５ＩＯ）、その完了後、システム・バスを解放す
る（ステップ３１１）。

以上で１ワード（バイト）のローカル・メモリ→共有メ
モリ方向のＤＭＡ転送が終了する。

この場合、システム・バス獲得要求が予め出力されてい
る為、システム・バスが獲得できるまでの時間を短縮で
きる。

ローカルＣＰＵ４は、ＤＭＡリクエスト発生部１１を動
作させると、ＤＭＡリクエスト発生部１１のリフニス１
２発生部２３がリクエスト２信号をＤＭＡコントローラ
７に出力する（ステップ５２１）。

ＤＭＡコントローラ７はリクエスト２信号を受けると、
バス獲得要求信号Ａを全バス獲得制御部２５〜２８に出
力するが、この時、リクエスト２信号を同時に受けたバ
ス獲得制御部２８のみが動作し、システム・バス獲得要
求をＯＲゲート１５を介してシステム・バスに出力する
（ステップ５２２）。

これと同時にバス獲得制御部２８は信号Ｃをローカル・
バス獲得制御部２６に出力し、ローカル・バス獲得要求
をＯＲゲート１４を介してローカル・バスに出力する（
ステップ５２３）。

バス獲得制御部２８からのシステム・バス獲得要求によ
りシステム・バスが獲得されると（ステップ５２４）、
リクエスト２信号のＤＭＡ動作を実行して共有メモリか
らテンポラリ・レジスタへのデータ転送を実行しくステ
ップＳ２５．Ｓ２６）、その後、システム・バスを解放
しくステップ５２７）、今度はＤＭＡリクエスト発生部
１１のリフニス１１発生部２４がリクエスト３信号を出
力する（ステップ３２８）。

そして、リクエスト３信号が出力されるまでにローカル
・バスが獲得されたことが判明すると（ステップ５２９
）、リクエスト３信号のＤＭＡ動作を実行してテンポラ
リ・レジスタからローカル・メモリへのデータ転送を実
行しくステップＳ３０〉、その完了後、ローカル・バス
を解放する（ステップ５３１）。

このようにして、１ワードｃバイト）の共有メモリーロ
ーカル・メモリ方向のＤＭＡ転送が終了する。

この場合には、ローカル・バス獲得要求が予め出力され
ている為、ローカル・バスが獲得できるまでの時間を短
縮できる。

尚、上記の実施例では、信号Ｂ又はＣを用いてローカル
・バス獲得要求→システム・バス獲得要求又はシステム
・バス獲得要求→ローカル・バス獲得要求を伝達してい
るが、ＤＭＡリクエスト発生部１１の各リクエスト信号
発生部からの信号により同時にバス獲得要求を実行する
ようにしてもよいことは言うまでもない。

〔発明の効果〕

以上の如く、本発明に係るＤＭＡ転送制御方式によれば
、ＤＭＡ転送を行う場合、続出を行うローカル・メモリ
又は共通メモリ側のバス獲得要求を出力すると同時に、
書込を行う共通メモリ又はローカルメモリ側のバス獲得
要求を出力するため、メモリ書込動作を行う前のバス獲
得待ち時間を短縮でき、ＤＭＡ転送速度を向上させるこ
とができる。

【図面の簡単な説明】

第１図は、本発明に係るＤＭＡ転送制御方式の原理ブロ
ック図、第２図は、本発明に係るＤＭＡ転送制御方式の一実施例
を部分的に示したブロック図、第３図及び第４図は、本
発明に係るＤＭＡ転送制御１方式の動作を説明するため
のフローチャート図、第５図は、本発明が適用されるデータ監視システムの概
略ブロック図、第６図は、従来のＤＭＡ転送制御方式の原理ブロック図
、第７図及び第８図は、従来例の動作を説明するためのフ
ローチャート図、である。第１図において、１・・・共通ＣＰＵ。２・・・システム・バス、３・・・共有メモリ、４・・・ローカルＣＰＵ。５・・・ローカル・バス、６・・・ローカル・メモリ、７・・・ＤＭＡコントローラ、８・・・テンポラリ・レジスタ、１１・・・ＤＭＡリクエスト発生部、１２・・・ローカル・バス獲得制御部、１３・・・シス
テム・バス獲得制御部。図中、同一符号は同−又は相当部分を示す。代理人

Claims

【特許請求の範囲】共通ＣＰＵ（１）の制御下でシステム・バス（２）に接
続された共有メモリ（３）と、ローカルＣＰＵ（４）の
制御下でローカル・バス（５）に接続されたローカル・
メモリ（６）との間のデータ転送を、両バス（２）（５
）に接続され且つＤＭＡコントローラ（７）の制御下に
あるテンポラリ・レジスタ（８）を介して行うＤＭＡ転
送制御方式において、該ローカルＣＰＵ（４）に指示されたＤＭＡリクエスト
発生部（１１）からのＤＭＡリクエストにより該ＤＭＡ
コントローラ（７）から発生されたバス獲得要求をそれ
ぞれ同時に受ける、ローカル・バス獲得制御部（１２）
及びシステム・バス獲得制御部（１３）を設け、該制御
部（１２）（１３）が、対応するバス獲得制御を同時に
行うことを特徴とするＤＭＡ転送制御方式。