JPH039046Y2 - - Google Patents
Info
- Publication number
- JPH039046Y2 JPH039046Y2 JP1980107249U JP10724980U JPH039046Y2 JP H039046 Y2 JPH039046 Y2 JP H039046Y2 JP 1980107249 U JP1980107249 U JP 1980107249U JP 10724980 U JP10724980 U JP 10724980U JP H039046 Y2 JPH039046 Y2 JP H039046Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- power supply
- opt1
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 description 13
- 101100295841 Arabidopsis thaliana OPT3 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
本考案は出力誤差電圧比較用基準電圧としてば
らつきをなくした電圧を得ていて、出力側に中間
端子を設けた安定化電源装置に関する。
らつきをなくした電圧を得ていて、出力側に中間
端子を設けた安定化電源装置に関する。
電圧安定化電源装置は周知でありそれを使用し
て負荷接続される機器の電圧マージナルテストを
行なう場合、安定化出力電圧に対し±５％程度の
電圧値上下調整が必要であり、その従来回路の構
成は第１図に示すようになつていた。非安定化直
流入力がIPTより入力し、電流制限素子として例
えばトランジスタTRの入力電極（コレクタ）に
印加され、その出力電極（エミツタ）を安定化電
圧出力端子の一つOPT１と接続している。該出
力端子OPT１には電圧変化検出用の固定抵抗Ｒ
１，Ｒ２と可変抵抗VR１が直列接続され、可変
抵抗VR１の摺動端子が差動増幅器DIFの（−）
端子と接続されている。差動増幅器DIFの（＋）
端子には基準電圧VrをツエナダイオードZDと、
抵抗Rz、電池BTの組合せにより得て印加してい
る。可変抵抗VR１の摺動子により抵抗値がRV
１とRV２とに分割されているとき R1＋RV1＝RA R2＋RV2＝RB と表現すると、出力端子における電圧Voを抵抗
値RA対RBにより分割した電圧Vdが得られ、これ
も中点端子OPT３とすれば、出力端子はOPT
１，OPT２，OPT３の３個となる。出力端子
OPT１の電圧Voを所定電圧とするための初期調
整において、ツエナダイオードZDの特性がばら
つくことによる基準電圧Vrの変化を打消すよう
に可変抵抗VR１の摺動子を移動させRAとRBの比
を変えている。その結果 Vo＝RA＋RB／RB・Vr の式により得られる所定の出力電圧Voとしてい
るが、中点出力端子OPT３の電圧Vdがセツトに
よりばらつくことになる。この種安定化電源装置
に負荷LD（例えば情報処理プロセツサ）を接続
し、出力電圧Voを規定値より±５％変化させた
電圧マージン試験を行なうような場合、上記分圧
比RA／RBを変化させるため、スイツチと所定の
負荷電圧変更テスト用抵抗素子各２個を第１図の
テストセツトTSTのように配線した３端子セツ
トを、電源装置の出力３端子と接続し、スイツチ
の開閉によつて規定値から若干変化させた電圧を
得ている。例えばスイツチSWHを閉じテスト用抵
抗RHが端子OPT３とOPT２間に挿入されたとき
は、出力端子の電圧VoはVHに例えば５％上昇
し、テスト用抵抗RLが挿入されたときはVLに例
えば５％低下する。通常はテストセツトとして所
定のテスト用抵抗RHとRLを接続したセツトを準
備したものを、安定化電源装置と被試験負荷の設
置場所に持つて行き接続使用するが、前述の説明
のように中間端子OPT３の電圧Vdがばらつきこ
れによつてテスト用抵抗RH，RLを接続しないと
きの分圧比RA／RBもばらついているためテスト
セツトを接続して得られた電圧の上下変化値は例
えば、RA＝RBのつもりで、RH，RLを設定して
も、実際にはVdに応じてRA≠RBとしなければな
らず、RA，RB，RH，RLにより定まる分圧比は意
図した値から、ばらついてしまうという欠点があ
つた。
て負荷接続される機器の電圧マージナルテストを
行なう場合、安定化出力電圧に対し±５％程度の
電圧値上下調整が必要であり、その従来回路の構
成は第１図に示すようになつていた。非安定化直
流入力がIPTより入力し、電流制限素子として例
えばトランジスタTRの入力電極（コレクタ）に
印加され、その出力電極（エミツタ）を安定化電
圧出力端子の一つOPT１と接続している。該出
力端子OPT１には電圧変化検出用の固定抵抗Ｒ
１，Ｒ２と可変抵抗VR１が直列接続され、可変
抵抗VR１の摺動端子が差動増幅器DIFの（−）
端子と接続されている。差動増幅器DIFの（＋）
端子には基準電圧VrをツエナダイオードZDと、
抵抗Rz、電池BTの組合せにより得て印加してい
る。可変抵抗VR１の摺動子により抵抗値がRV
１とRV２とに分割されているとき R1＋RV1＝RA R2＋RV2＝RB と表現すると、出力端子における電圧Voを抵抗
値RA対RBにより分割した電圧Vdが得られ、これ
も中点端子OPT３とすれば、出力端子はOPT
１，OPT２，OPT３の３個となる。出力端子
OPT１の電圧Voを所定電圧とするための初期調
整において、ツエナダイオードZDの特性がばら
つくことによる基準電圧Vrの変化を打消すよう
に可変抵抗VR１の摺動子を移動させRAとRBの比
を変えている。その結果 Vo＝RA＋RB／RB・Vr の式により得られる所定の出力電圧Voとしてい
るが、中点出力端子OPT３の電圧Vdがセツトに
よりばらつくことになる。この種安定化電源装置
に負荷LD（例えば情報処理プロセツサ）を接続
し、出力電圧Voを規定値より±５％変化させた
電圧マージン試験を行なうような場合、上記分圧
比RA／RBを変化させるため、スイツチと所定の
負荷電圧変更テスト用抵抗素子各２個を第１図の
テストセツトTSTのように配線した３端子セツ
トを、電源装置の出力３端子と接続し、スイツチ
の開閉によつて規定値から若干変化させた電圧を
得ている。例えばスイツチSWHを閉じテスト用抵
抗RHが端子OPT３とOPT２間に挿入されたとき
は、出力端子の電圧VoはVHに例えば５％上昇
し、テスト用抵抗RLが挿入されたときはVLに例
えば５％低下する。通常はテストセツトとして所
定のテスト用抵抗RHとRLを接続したセツトを準
備したものを、安定化電源装置と被試験負荷の設
置場所に持つて行き接続使用するが、前述の説明
のように中間端子OPT３の電圧Vdがばらつきこ
れによつてテスト用抵抗RH，RLを接続しないと
きの分圧比RA／RBもばらついているためテスト
セツトを接続して得られた電圧の上下変化値は例
えば、RA＝RBのつもりで、RH，RLを設定して
も、実際にはVdに応じてRA≠RBとしなければな
らず、RA，RB，RH，RLにより定まる分圧比は意
図した値から、ばらついてしまうという欠点があ
つた。
本考案の目的は前述の欠点を改善し出力誤差電
圧比較用基準電圧を所定値に調整可能とした安定
化電源装置を提供することにある。
圧比較用基準電圧を所定値に調整可能とした安定
化電源装置を提供することにある。
以下第２図に示す本考案の実施例について説明
する。第２図においてVR２は本考案により挿入
された可変抵抗、Ｒ３，Ｒ４は電圧分割用抵抗を
示し、第１図に図示したVR１は使用しない。可
変抵抗VR２の摺動子により抵抗値がRV３とRV
４とに分割されるとき R3＋RV3＝RC R4＋RV4＝RD と表現すると、出力端子Voは Vo＝RA＋RB／RB・RD／RC＋RD・Vr ＝RA＋RB／RB×Vd となり、Vrがたとえ変化してもRCとRDの比を変
えることによりVdとして装置によりばらつかな
い所定値とすることができる。そして、Vdの変
化にも拘らずRA，RBが一定なので、テスト用抵
抗RL，RHを接続した場合、分圧比の変化は所定
値通りとなる。
する。第２図においてVR２は本考案により挿入
された可変抵抗、Ｒ３，Ｒ４は電圧分割用抵抗を
示し、第１図に図示したVR１は使用しない。可
変抵抗VR２の摺動子により抵抗値がRV３とRV
４とに分割されるとき R3＋RV3＝RC R4＋RV4＝RD と表現すると、出力端子Voは Vo＝RA＋RB／RB・RD／RC＋RD・Vr ＝RA＋RB／RB×Vd となり、Vrがたとえ変化してもRCとRDの比を変
えることによりVdとして装置によりばらつかな
い所定値とすることができる。そして、Vdの変
化にも拘らずRA，RBが一定なので、テスト用抵
抗RL，RHを接続した場合、分圧比の変化は所定
値通りとなる。
このようにして本考案によると第３の出力端子
における電圧が装置によつてばらつかず設計した
とおりの所定値となつているため、電圧マージナ
ル試験のようにテストセツトを持つて来て接続す
る場合直ちに正確なテストができるから有効であ
る。
における電圧が装置によつてばらつかず設計した
とおりの所定値となつているため、電圧マージナ
ル試験のようにテストセツトを持つて来て接続す
る場合直ちに正確なテストができるから有効であ
る。
第１図は従来の安定化電源装置の回路構成図、
第２図は本考案の実施例の回路構成図である。 IPT……非安定直流入力端子、TR……トラン
ジスタ、OPT１，OPT２，OPT３……安定化直
流出力端子、DIF……差動増幅器、ZD……ツエ
ナダイオード、TST……テストセツト、LD……
負荷、VR１，VR２……可変抵抗。
第２図は本考案の実施例の回路構成図である。 IPT……非安定直流入力端子、TR……トラン
ジスタ、OPT１，OPT２，OPT３……安定化直
流出力端子、DIF……差動増幅器、ZD……ツエ
ナダイオード、TST……テストセツト、LD……
負荷、VR１，VR２……可変抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 非安定化直流入力端子IPTと負荷端子OPT１，
OPT２間に接続された電流制限素子TRと、 負荷端子間に直列接続された分圧用の抵抗Ｒ
１，Ｒ２と、 該分圧抵抗間の電圧と基準電圧発生回路の出力
電圧とを比較し、その出力により前記電流制限素
子を制御する比較回路DIFと、 前記負荷端子の一方OPT１と分圧抵抗との間
に、互いに直列に接続された開閉器SWL及び固定
抵抗RLと、 前記負荷端子の他方OPT２と分圧抵抗との間
に、互い直列に接続された開閉器SWH及び固定抵
抗RHとを備え、 前記二つの開閉器SWL，SWHの一方を選択的に
開閉することにより、前記負荷端子OPT１，
OPT２間の電圧を可変する安定化電源装置にお
いて、 前記基準電圧発生回路は固定電源電圧を抵抗可
変分圧して得ることを特徴とする安定化電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980107249U JPH039046Y2 (ja) | 1980-07-29 | 1980-07-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980107249U JPH039046Y2 (ja) | 1980-07-29 | 1980-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5729916U JPS5729916U (ja) | 1982-02-17 |
| JPH039046Y2 true JPH039046Y2 (ja) | 1991-03-07 |
Family
ID=29468562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980107249U Expired JPH039046Y2 (ja) | 1980-07-29 | 1980-07-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039046Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552117A (en) * | 1978-10-11 | 1980-04-16 | Fanuc Ltd | Dc stabilized power supply unit |
-
1980
- 1980-07-29 JP JP1980107249U patent/JPH039046Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552117A (en) * | 1978-10-11 | 1980-04-16 | Fanuc Ltd | Dc stabilized power supply unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5729916U (ja) | 1982-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436581A (en) | Circuit arrangement for monitoring the drain current of a metal oxide semiconductor field effect transistor | |
| JPH08105920A (ja) | Ｈブリッジ用の双方向負荷電流検出装置 | |
| JPH039046Y2 (ja) | ||
| JPH057582Y2 (ja) | ||
| JPH0717019Y2 (ja) | 定電流回路 | |
| JPH055503Y2 (ja) | ||
| JPH0524972Y2 (ja) | ||
| JPS6236146Y2 (ja) | ||
| JPS5914729Y2 (ja) | 電磁流量計用キャリブレ−タ | |
| JPS6027965Y2 (ja) | メ−タ駆動回路 | |
| JPH0519820Y2 (ja) | ||
| JPH0215128Y2 (ja) | ||
| JPS632889Y2 (ja) | ||
| JPS6319962Y2 (ja) | ||
| SU1133645A1 (ru) | Задатчик интенсивности дл электропривода | |
| JPS6117300B2 (ja) | ||
| JPS6145619Y2 (ja) | ||
| JPH0546090Y2 (ja) | ||
| JPS6016117Y2 (ja) | アナログスイツチ回路 | |
| JPS6049259B2 (ja) | 絶縁抵抗計 | |
| JPS609726Y2 (ja) | レベル検出装置 | |
| JPH0231411B2 (ja) | ||
| JPS601428Y2 (ja) | 絶縁抵抗計 | |
| JPH0317811U (ja) | ||
| JPS5847046B2 (ja) | 信号絶縁回路 |