JPH0387933A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0387933A JPH0387933A JP22605889A JP22605889A JPH0387933A JP H0387933 A JPH0387933 A JP H0387933A JP 22605889 A JP22605889 A JP 22605889A JP 22605889 A JP22605889 A JP 22605889A JP H0387933 A JPH0387933 A JP H0387933A
- Authority
- JP
- Japan
- Prior art keywords
- address
- branch
- interruption
- microcomputer
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特にメモリ空間
の特定領域のデータを、割り込みによるプログラム分岐
の分岐先アドレスとして命令実行するマイクロコンピュ
ータに関する。
の特定領域のデータを、割り込みによるプログラム分岐
の分岐先アドレスとして命令実行するマイクロコンピュ
ータに関する。
従来、この種のマイクロコンピュータは、割り込みが発
生した時メモリ空間の固定領域に割り当てられた割り込
みベクタ領域に格納された値を分岐先アドレスとしてプ
ログラム分岐するようになっていた。
生した時メモリ空間の固定領域に割り当てられた割り込
みベクタ領域に格納された値を分岐先アドレスとしてプ
ログラム分岐するようになっていた。
上述した従来のマイクロコンピュータは、割り込みベク
タ領域をメモリ空間の固定された領域に配置しているの
で、他のマイクロコンピュータ用に開発されたプログラ
ムが前者のマイクロコンピュータで使用されている割込
みベクタ領域と異なるアドレスに割り込みベクタ領域を
配置している場合、流用しようとするプログラムのメモ
リ空間への配置にアドレス変換を必要とする可能性があ
る。
タ領域をメモリ空間の固定された領域に配置しているの
で、他のマイクロコンピュータ用に開発されたプログラ
ムが前者のマイクロコンピュータで使用されている割込
みベクタ領域と異なるアドレスに割り込みベクタ領域を
配置している場合、流用しようとするプログラムのメモ
リ空間への配置にアドレス変換を必要とする可能性があ
る。
特に、マイクロコンピュータが特定のハードウェアから
の割り込みに対応する割り込みベクタ領域を固定してい
る時や特定のハードウェアをメモリ上の固定アドレスに
マツピングしている時、流用しようとするプログラムの
メモリ空間への配置の際、大規模なアドレス変換作業が
必要となる場合が生じるという欠点がある。
の割り込みに対応する割り込みベクタ領域を固定してい
る時や特定のハードウェアをメモリ上の固定アドレスに
マツピングしている時、流用しようとするプログラムの
メモリ空間への配置の際、大規模なアドレス変換作業が
必要となる場合が生じるという欠点がある。
本発明のマイクロコンピュータは、製造工程において個
々の割り込み発生時におけるプログラムの分岐先アドレ
ス値の格納領域アドレスを決定する1あるいは2枚のユ
ーザ定義のマスクを有している。
々の割り込み発生時におけるプログラムの分岐先アドレ
ス値の格納領域アドレスを決定する1あるいは2枚のユ
ーザ定義のマスクを有している。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の回路図である。
分岐先アドレス格納アドレス・ライン6〜13は、正電
源1に対してトランジスタ2をオンさせることにより充
電され、ハイ・レベル電位となる。
源1に対してトランジスタ2をオンさせることにより充
電され、ハイ・レベル電位となる。
一方、3種類の割り込みに対しそれぞれ割り込みソース
選択ライン3,4.5がある。
選択ライン3,4.5がある。
割り込みソース選択ライン3を選択するとトランジスタ
14を含むトランジスタ群がオンし、ヒユーズ15を介
して分岐先アドレス格納アドレス・ライン13が負電源
16に接続されるため、分岐先アドレス格納アドレス・
ライン13はロウ・レベル電位となる。
14を含むトランジスタ群がオンし、ヒユーズ15を介
して分岐先アドレス格納アドレス・ライン13が負電源
16に接続されるため、分岐先アドレス格納アドレス・
ライン13はロウ・レベル電位となる。
トランジスタ・アレイ中の各トランジスタに対応するヒ
ユーズをマスクにより配線することにより各割り込みソ
ースに応じた分岐先アドレス格納アドレスを出力させて
いる。
ユーズをマスクにより配線することにより各割り込みソ
ースに応じた分岐先アドレス格納アドレスを出力させて
いる。
以上説明したように本発明は、製造工程における1ある
いは2枚のユーザ定義のマスクにより、個々の割り込み
発生時におけるプログラムの分岐先アドレス値の格納領
域アドレスを決定することにより、割り込みベクタ領域
をメモリ空間の任意のアドレスに設定できるため、既存
のプログラムに応じたマイクロコンピュータを用意する
ことができる。
いは2枚のユーザ定義のマスクにより、個々の割り込み
発生時におけるプログラムの分岐先アドレス値の格納領
域アドレスを決定することにより、割り込みベクタ領域
をメモリ空間の任意のアドレスに設定できるため、既存
のプログラムに応じたマイクロコンピュータを用意する
ことができる。
第1図は本発明の実施例の回路図である。
1・・・正電源、2,14・・・トランジスタ、3゜4
.5・・・割り込みソース選択ライン、6,7゜8.9
,10,11.12.13・・・分岐先アドレス格納ア
ドレス・ライン、15・・・ヒユーズ、16・・・負電
源。
.5・・・割り込みソース選択ライン、6,7゜8.9
,10,11.12.13・・・分岐先アドレス格納ア
ドレス・ライン、15・・・ヒユーズ、16・・・負電
源。
Claims (1)
- アクセス対象となるメモリ空間のある特定の領域に格納
されたデータを割り込み発生時のプログラム分岐の分岐
先アドレスとしてプログラム実行するマイクロコンピュ
ータにおいて、個々の割り込みに対応する分岐先アドレ
ス値の格納領域を製造工程の1あるいは2枚のユーザ定
義のマスクによって決定することを特徴とするマイクロ
コンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22605889A JPH0387933A (ja) | 1989-08-30 | 1989-08-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22605889A JPH0387933A (ja) | 1989-08-30 | 1989-08-30 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0387933A true JPH0387933A (ja) | 1991-04-12 |
Family
ID=16839141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22605889A Pending JPH0387933A (ja) | 1989-08-30 | 1989-08-30 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0387933A (ja) |
-
1989
- 1989-08-30 JP JP22605889A patent/JPH0387933A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0284364A3 (en) | High speed computer system | |
JPH03268005A (ja) | プログラマブルコントローラ | |
JPH0387933A (ja) | マイクロコンピュータ | |
KR900013390A (ko) | 마이크로 프로세서 | |
JPS62251934A (ja) | Romに記憶したプログラムのデバツグ機能を有する制御装置 | |
JPS57117056A (en) | Microcomputer device | |
JPS58158759A (ja) | 情報処理装置 | |
JPS63213200A (ja) | マスクromの変更方式 | |
JPS57150043A (en) | Information processor | |
JPS6220034A (ja) | プログラム状態語切換制御方式 | |
JPH0228749A (ja) | データ処理装置 | |
JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
JPH0536548U (ja) | マイクロコンピユータ装置 | |
JPS6226549A (ja) | メモリ回路 | |
JPH02272661A (ja) | エリア割付け装置 | |
JPH01302443A (ja) | メモリアクセス制御回路 | |
GB1419191A (en) | Data processing system | |
JPS62243038A (ja) | プログラムの評価装置 | |
JPH0335326A (ja) | マイクロプロセッサ | |
JPS6269340A (ja) | 仮想メモリ装置 | |
JPS57191702A (en) | Programmable logic controller | |
JPS6073768A (ja) | 入出力制御装置の命令変更方式 | |
JPS6069751A (ja) | 演算用レジスタのメモリ化制御方式 | |
JPS59161748A (ja) | デバツグ装置 | |
JPS63247832A (ja) | デ−タ処理装置 |