JPS6073768A - 入出力制御装置の命令変更方式 - Google Patents

入出力制御装置の命令変更方式

Info

Publication number
JPS6073768A
JPS6073768A JP18112583A JP18112583A JPS6073768A JP S6073768 A JPS6073768 A JP S6073768A JP 18112583 A JP18112583 A JP 18112583A JP 18112583 A JP18112583 A JP 18112583A JP S6073768 A JPS6073768 A JP S6073768A
Authority
JP
Japan
Prior art keywords
data
control program
program
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18112583A
Other languages
English (en)
Inventor
Mikio Sato
佐藤 幹雄
Masahito Hihara
日原 正仁
Chikako Taniguchi
谷口 千佳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18112583A priority Critical patent/JPS6073768A/ja
Publication of JPS6073768A publication Critical patent/JPS6073768A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)発明の技術分野 本発明は、中央処理装置と入出力制御装置を有する処理
システムに関し、特に、入出力制御装置にもうけられて
いる制御プログラムの命令変更を中央処理装置からの指
令にもとづいて行なう方式(ロ)従来技術と問題点 中央処理装置と入出力制御装置を有する処理システムの
例としては、データ通信システムが6る。
この場合、回線制御装置が入出力制御装置に相当する。
本発明はそれに限られるものではないが、以下、回線制
御装置を例にとって説明する。
一般に回線制御装置には異常状態を調べるため、トレー
ス機能、ロギング機能等がある。これらの機能は通常の
運用時には必要ないが、間欠的に発生する障害等の検索
に必要である。これらの機能を実現するため従来の回線
制御装置では、あらかじめトレース用プログラムあるい
はロギング用プログラムをメインプログラムに組込んで
おき、メインプログラムからの分岐は指示ビットを設け
ることにより行なっていた。す左わち、中央処理装置カ
ラのトレースあるいはロギング用指示ビット@ON#の
指令により、指示ビットを@ON″することによレトレ
ースあるいけロギングを行なっていた。しかし、指示ビ
ットだけでは多数の情報を収集できないので、更にトレ
ース用プログラムあるいけロギング用プログラム内部で
分岐しておシ、どのルーチンを使用すべきかを修飾デー
タで指示する様にしている。以上の様な従来方式によれ
ば、トレースあるいはロギングプログラムは、あらかじ
めメインプログラムに組込んでいるため、新たにトレー
ス個所全追加したい場合はメインプログラムを変更する
必要が生ずる。また、当然のことながらトレース、ロギ
ングプログラム走行後はメインプログラムへ復帰する必
要があるが、復帰アドレスを意識するためトレース、ロ
ギンググログラムの変更も生ずることになる。更にメイ
ンプログラムの複数のアドレスでトレース、ロギングを
行ないたい場合は、それぞれ復帰アドレスが異なるので
、復帰アドレスだけ異なるトレース、ロギングプログラ
ムを複数用意しなければさらないことになる。
(ハ)発明の目的 本発明の目的はトレース、ロギングを行なう場合、回線
制御装置等の入出力制御装置のプログラムの構造を複雑
にすることなく、容易にトレース。
ロギング動作を実現可能にする手段を提供することにあ
る。
に)発明の構成 り起重的を達成するために本発明は、中央処理装置と、
制御プログラムを格納するメモリを具備し、上記中央処
理装置からの指令にもとづいて各種の制御を実行する入
出力制御装置とを有する処理システムにおいて、上記中
央処理装置から上記入出力制御装置の制御プログラムを
変更する指令であって、少なくとも第1〜第3データの
転送をともなう指令をもうけ、上記入出力制御装置は当
該指令によシ転送される第1〜第3データのうち第1の
データを制御プログラム域のアドレスとして使用し、第
2のデータを第1のデータで示される制御プログラム域
のアドレスへ格納するよう構成し、さらに第3のデータ
を制御プログラム域の他のアドレスとして使用し、第1
のデータに所定値を加えたデータを第3のデータで示さ
れる制御プログラム域のアドレスへ格納するよう構成す
ることにより、上記中央処理装置からの指令にもとづい
て制御プログラムの命令変更を行なうことを特徴とする
(ホ)発明の実施例 以下、図面によp本発明の詳細な説明する。
第1図は実施例の回線制御装置のブロック図でちゃ、図
中1はPAR(プログラム・アドレス嗜レジスタ)、2
はMAR(メモリ・アドレス命レジスタ)、3はMS(
メモリ)、4は0PR(オペレーション・レジスタ)、
5,6ハ演算用レジスタ、7はLR(作業用レジスタ)
、8はDAR(データ・アドレス・レジスタ]である。
第2図は本発明に関するプログラムの変更態様の一例を
図示したものである。
回線制御装置は、PARlの内容によシブログラムの実
行を行なって行くわけであるが、第1図によればMS3
へのプログラムの格納あるいはMS3をデータ領域とし
ても使用できる様DAR8がある。DAR8でアドレス
されるMS3のデータLOAD/5TOREが可能であ
る。この様な構成において、第2図に示すメイン制御プ
ログラムAはPARIにより順次実行されて行くことに
なる。
第2図に示すロギングあるいはトレース用プログラムB
−Dは、通常はメインプログラムAに組込まれていない
。しかしメインプログラムAに組込みを可能とするため
、あらかじめダミーステップとしてNOP命令(ノーオ
ペレージ叢ン命令)するいはBRANCH命令(飛び先
は次のアドレス)が組込まれている。回線制御装置は、
図示しない制御プログラム変更指令を図示しない中央処
理装置よシ受領するとデータ転送を行ない、■〜■のデ
−タをL R7K S E T L、■のデータをDA
R8に5ETt、、■のデータをMS3へ格納する。セ
して■のデータを+1する。更に■のデータをDAR8
に5ETL、+1された■のデータをMS3へ格納する
ことによ多制御プログラム変更指令を終了する。
第2図によれば、制御プログラム変更指令はメインプロ
グラムへBのプログラムを組込んだことになる。更に必
要に応じ、第2図に示すX部へはC又はDのプログラム
を組込むことが可能である0この様に本発明によれば、
通常の運用時には必要ないが、障害検索時あるいはプロ
グラムデパック時等に必要なトレースプログラムあるい
はロギングプログラムを中央処理装置からの指令により
組込むことができる。
(へ)発明の効果 本発明によれば、本来のプログラムに与える影響を増大
させることなく、容易に各種のトレースあるいはロギン
グ動作を実行することが可能となり、システムの性能同
上に大きく寄与することができる。
なお、対象となる入出力制御装置は回線制御装置に限定
されるものでないことは明らかである。
【図面の簡単な説明】
第1図は本発明の実施例の回線制御装置のブロック図、
第2図はプログラム変更態様の一例を示す図である。

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置と、制御プログラムを格納するメモリを具
    備し、上記中央処理装置からの指令にもとづいて各種の
    制御を実行する入出力制御装置とを有する処理システム
    において、上記中央処理装置から上記入出力制御装置の
    制御プログラムを変更する指令であって、少なくとも第
    1〜第3データの転送をともなう指令をもうけ、上記入
    出力制御装置は当該指令によシ転送される第1〜第3デ
    ータのうち、第1のデータを制御プログラム域のアドレ
    スとして使用し、第2のデータを第1のデータで示され
    る制御プログラム域のアドレスへ格納するよう構成し、
    さらに第3のデータを制御プログラム域の他のアドレス
    として使用し、第1のデータに所定値を加えたデータを
    第3のデータで示される制御プログラム域のアドレスへ
    格納するよう構成することにより、上記中央処理装置か
    らの指令にもとづいて制御プログラムの命令変更を行な
    うことを特徴とする入出力制御装置の命令変更方式。
JP18112583A 1983-09-29 1983-09-29 入出力制御装置の命令変更方式 Pending JPS6073768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18112583A JPS6073768A (ja) 1983-09-29 1983-09-29 入出力制御装置の命令変更方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18112583A JPS6073768A (ja) 1983-09-29 1983-09-29 入出力制御装置の命令変更方式

Publications (1)

Publication Number Publication Date
JPS6073768A true JPS6073768A (ja) 1985-04-25

Family

ID=16095296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18112583A Pending JPS6073768A (ja) 1983-09-29 1983-09-29 入出力制御装置の命令変更方式

Country Status (1)

Country Link
JP (1) JPS6073768A (ja)

Similar Documents

Publication Publication Date Title
JPS6054052A (ja) 処理継続方式
US4095268A (en) System for stopping and restarting the operation of a data processor
KR960014980B1 (ko) 랜(lan) 감시장치 및 통신절차 감시방법
JPS6073768A (ja) 入出力制御装置の命令変更方式
JPS61151745A (ja) 割込処理方式
JPS58225469A (ja) マルチプロセツサ制御方式
JPH0241781B2 (ja)
JPS63733A (ja) プログラム実行処理方式
JPS6371761A (ja) オンラインシステムのシステム条件定義方式
JP2560693B2 (ja) デ−タフロ−型計算機のプログラムリンク方式
JPS61260345A (ja) マルチプロセサ間のバス制御方式
JPS63307529A (ja) 演算処理ユニット間の通信制御方式
JPS61147337A (ja) マイクロプログラム制御方式
JPH01248207A (ja) 数値制御装置
JPS61269758A (ja) マクロ中継処理における完了情報通知方式
JPS6224340A (ja) デ−タ転送方式
JPS62147533A (ja) デバツグ支援装置
JPS60262244A (ja) デ−タ処理装置
JPH0531170B2 (ja)
JPS59226933A (ja) 通信制御装置
JPS63149732A (ja) マイクロプログラム分岐制御方式
JPH03246733A (ja) 分散プログラムデバッグ方式
JPS61109145A (ja) メモリアドレス算出方式
JPS6086635A (ja) 主記憶制御装置
JPH02207360A (ja) 情報履歴記憶装置