JPH0387074A - 光半導体装置およびその製造方法 - Google Patents
光半導体装置およびその製造方法Info
- Publication number
- JPH0387074A JPH0387074A JP2116821A JP11682190A JPH0387074A JP H0387074 A JPH0387074 A JP H0387074A JP 2116821 A JP2116821 A JP 2116821A JP 11682190 A JP11682190 A JP 11682190A JP H0387074 A JPH0387074 A JP H0387074A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- single crystal
- light emitting
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は光半導体装置およびその製造方法に関し、特
に発光部に接続される配線に関するものである。
に発光部に接続される配線に関するものである。
(従来の技術)
従来の光半導体装置として、沖研究開発1−[11P3
1〜32に開示されるLEDアレイを第3図(a)。
1〜32に開示されるLEDアレイを第3図(a)。
第3図(b)に示す。
このLEDアレイは、N型GaAs基板1 (以下、基
板という)上にVPE法(気相成長法)によりN型Ga
Aso、 hPo、 a層2を成長させ、その上に絶縁
膜として例えば^jtO膜3を設け、これに70μ×1
10μの窓4を開け、その窓4を通してZn拡散を行う
ことにより、発光部としてのP型GaAso1Pa、
a層5をN型GaAso、 6P6.4層2に形成する
。
板という)上にVPE法(気相成長法)によりN型Ga
Aso、 hPo、 a層2を成長させ、その上に絶縁
膜として例えば^jtO膜3を設け、これに70μ×1
10μの窓4を開け、その窓4を通してZn拡散を行う
ことにより、発光部としてのP型GaAso1Pa、
a層5をN型GaAso、 6P6.4層2に形成する
。
その後、第2絶縁膜としてSiO□膜6を全面に形成し
、窓4を覆った後、このStO□膜6に前記P型GaA
so、 6PO,a層5(発光部)の長手方向一端で電
極コンタクト用の窓7 (5Q4x 15Irm)を新
たに開ける。そして、その窓7の部分でP型GaAso
、 aPo、 a層5に接続されるようにP型電極とし
てのAI電極8を形成する。
、窓4を覆った後、このStO□膜6に前記P型GaA
so、 6PO,a層5(発光部)の長手方向一端で電
極コンタクト用の窓7 (5Q4x 15Irm)を新
たに開ける。そして、その窓7の部分でP型GaAso
、 aPo、 a層5に接続されるようにP型電極とし
てのAI電極8を形成する。
ここで、P型GaAse、 hPo、 a層5とA/電
極8のコンタクト部分がP型GaAse、 hPo、
4層5の端に位置しなければならないのは、AIは光を
通さないので、端でコンタクトするより方法がないから
である。
極8のコンタクト部分がP型GaAse、 hPo、
4層5の端に位置しなければならないのは、AIは光を
通さないので、端でコンタクトするより方法がないから
である。
その後、全表面にパッシベーション膜としてPSG膜9
を形成し、Al@極8のワイヤボンド部分のpsc膜9
を除去する。
を形成し、Al@極8のワイヤボンド部分のpsc膜9
を除去する。
さらに、基板1の裏面にN側電極としてAuGeNi電
極10を蒸着形成する。
極10を蒸着形成する。
第4図は従来の光半導体装置の第2の例を示す。
この第2の光半導体装置は基本的構造は第3図の第1の
例と全く同じであるが、AI電極8とP型GaAs*、
hPo、 a層5(発光部)との接続は、発光部(P
型GaAso、 6P6. a層5)の周囲で行われて
いる。
例と全く同じであるが、AI電極8とP型GaAs*、
hPo、 a層5(発光部)との接続は、発光部(P
型GaAso、 6P6. a層5)の周囲で行われて
いる。
(発明が解決しようとする課題)
しかしながら、まず第3図の従来の第1の光半導体装置
では、P型GaAs*1Po、 a層5とAI電極8の
コンタクト部分が前記P型GaAs。、 &pH,4層
5の一端に位置するため、通電し発光させた場合、AI
電極8のコンタクト部分からP型GaASo、 bPo
、 a層5の長平方向に発光強度分布をとると、沖電気
研究開発の文献中の「図3発光部内発光出力分布とPN
接合深さの関係」 (これを第5図に示す)に見られる
ように、AI電極8側から遠ざかるほど光強度がおちて
しまい、発光部類域内での光強度の均一性に問題があっ
た。
では、P型GaAs*1Po、 a層5とAI電極8の
コンタクト部分が前記P型GaAs。、 &pH,4層
5の一端に位置するため、通電し発光させた場合、AI
電極8のコンタクト部分からP型GaASo、 bPo
、 a層5の長平方向に発光強度分布をとると、沖電気
研究開発の文献中の「図3発光部内発光出力分布とPN
接合深さの関係」 (これを第5図に示す)に見られる
ように、AI電極8側から遠ざかるほど光強度がおちて
しまい、発光部類域内での光強度の均一性に問題があっ
た。
これに対して、第4図の従来の第2の光半導体装置では
、At1i極8のコンタクト部分の片寄りが緩和される
ため、光強度の均一性はやや改善されるが、AI電極8
が広範囲に位置することになるので、電極部での光の反
射の問題があり、さらにP型GaAso、 hPo、
a層5の全域でAI電極8がはみ出すため、P型GaA
so、 aPo、 4層5(発光部)を高密度に配列し
ようとする場合には、電極間でのショートの問題がある
。
、At1i極8のコンタクト部分の片寄りが緩和される
ため、光強度の均一性はやや改善されるが、AI電極8
が広範囲に位置することになるので、電極部での光の反
射の問題があり、さらにP型GaAso、 hPo、
a層5の全域でAI電極8がはみ出すため、P型GaA
so、 aPo、 4層5(発光部)を高密度に配列し
ようとする場合には、電極間でのショートの問題がある
。
また、第1および第2の光半導体装置とも、AI電極8
が光を透過しないため、AI電極8下の発光部からの発
光を有効に利用できない問題点があった。
が光を透過しないため、AI電極8下の発光部からの発
光を有効に利用できない問題点があった。
さらに、電極として金属を用いているために、その上に
結晶成長ができず、3次元素子の製作が困難であった。
結晶成長ができず、3次元素子の製作が困難であった。
この発明は前記従来技術が持っている問題点のうち、電
極部での光の反射の問題点と、発光部を高密度配列した
場合の電極間がショートするという問題点と、発光部の
領域内での光強度を一様にできない点と、電極下の発光
部からの発光も有効利用できない点と、3次元の素子の
製作が困難な点について解決した光半導体装置およびそ
の製造方法を提供するものである。
極部での光の反射の問題点と、発光部を高密度配列した
場合の電極間がショートするという問題点と、発光部の
領域内での光強度を一様にできない点と、電極下の発光
部からの発光も有効利用できない点と、3次元の素子の
製作が困難な点について解決した光半導体装置およびそ
の製造方法を提供するものである。
(課題を解決するための手段)
この発明は前記問題点を解決するために、基板上に形成
した発光部を形成し、その発光部を覆って前記基板上の
全面に透明絶縁性単結晶層を設け、この透明絶縁性単結
晶層に前記発光部の中心にてコンタクト窓を開け、その
窓を通して前記発光部の中心部に接続される透明導電性
単結晶層からなる電極を前記透明絶縁性単結晶層上に形
成し、素子表面の全面に透明絶縁性単結晶を形成した後
、単結晶による受光素子を形成したものである。
した発光部を形成し、その発光部を覆って前記基板上の
全面に透明絶縁性単結晶層を設け、この透明絶縁性単結
晶層に前記発光部の中心にてコンタクト窓を開け、その
窓を通して前記発光部の中心部に接続される透明導電性
単結晶層からなる電極を前記透明絶縁性単結晶層上に形
成し、素子表面の全面に透明絶縁性単結晶を形成した後
、単結晶による受光素子を形成したものである。
(作 用)
上記この発明においては、電極を透明導電性単結晶層(
透明部材)で形成したから、電極部での光の反射がなく
、かつ電極下の発光部からの発光も有効に取出せる。
透明部材)で形成したから、電極部での光の反射がなく
、かつ電極下の発光部からの発光も有効に取出せる。
また、電極が透明であることから、発光部の中心部に接
続可能となり、電極コンタクト部分の片寄りがなく、発
光部類域内での光強度が一様になるとともに、発光部か
ら電極がはみ出さないので、発光部を高密度配列しても
電極間ショートがなくなる。
続可能となり、電極コンタクト部分の片寄りがなく、発
光部類域内での光強度が一様になるとともに、発光部か
ら電極がはみ出さないので、発光部を高密度配列しても
電極間ショートがなくなる。
さらに、電極を透明部材のうちでも特に透明導電性単結
晶層で形成したから、この電極、延いては発光部に電流
を流して発光部を発光させることができるとともに、基
板上の全面を覆う絶縁膜として透明絶縁性単結晶層を形
成しており、この透明絶縁性単結晶層と透明導電性単結
晶層電極を有し、表面がすべて単結晶層となるので、そ
の上に形成された透明絶縁性単結晶層上に形成された受
光素子により、下部の受光領域からの光を透明絶縁性単
結晶を通して受光することになり、発光−受光結合素子
が可能となり、かつ階層化することも可能となる。
晶層で形成したから、この電極、延いては発光部に電流
を流して発光部を発光させることができるとともに、基
板上の全面を覆う絶縁膜として透明絶縁性単結晶層を形
成しており、この透明絶縁性単結晶層と透明導電性単結
晶層電極を有し、表面がすべて単結晶層となるので、そ
の上に形成された透明絶縁性単結晶層上に形成された受
光素子により、下部の受光領域からの光を透明絶縁性単
結晶を通して受光することになり、発光−受光結合素子
が可能となり、かつ階層化することも可能となる。
(実施例)
以下、この発明の一実施例を図面を参照して説明する。
第1図はこの発明の光半導体装置の一実施例を示し、第
1図(a)は発光部のみ形成された状態の平面図、第1
図(b)はその断面図、第1図(c)は3次元素子を形
成した状態の平面図、第1図(d)はその断面図である
。
1図(a)は発光部のみ形成された状態の平面図、第1
図(b)はその断面図、第1図(c)は3次元素子を形
成した状態の平面図、第1図(d)はその断面図である
。
これらの第1図(a)ないし第1図(2)において、2
1は単結晶のP型1nP基板(以下、基板という)であ
り、この基板21上の所定位置に発光部としてのノンド
ープInGaAsP活性層22(以下活性層という)と
、発光効率向上用のN型1nP層23が重ねて形成され
る。
1は単結晶のP型1nP基板(以下、基板という)であ
り、この基板21上の所定位置に発光部としてのノンド
ープInGaAsP活性層22(以下活性層という)と
、発光効率向上用のN型1nP層23が重ねて形成され
る。
また、これら活性層22とN型rnP層23を覆って基
板21上の全面には透明絶縁性単結晶層としてのFeド
ープ絶縁性InP層24(以下、絶縁性InP層という
)が形成され、この絶縁性InP層24には、前記活性
層22の中心部でコンタクト窓25が形成される。そし
て、このコンタクト窓25を通して、前記N型InP層
23の中心部、延いては、活性層22の中心部に接続さ
れるように透明電極としてのN型1nGaAsP層(透
明導電性単結晶層)からなる電極26が前記絶縁性In
P層2層上4上成されており、この電極26のポンディ
ングパッド部にはAuGeNi電極27が重ねて形成さ
れる。
板21上の全面には透明絶縁性単結晶層としてのFeド
ープ絶縁性InP層24(以下、絶縁性InP層という
)が形成され、この絶縁性InP層24には、前記活性
層22の中心部でコンタクト窓25が形成される。そし
て、このコンタクト窓25を通して、前記N型InP層
23の中心部、延いては、活性層22の中心部に接続さ
れるように透明電極としてのN型1nGaAsP層(透
明導電性単結晶層)からなる電極26が前記絶縁性In
P層2層上4上成されており、この電極26のポンディ
ングパッド部にはAuGeNi電極27が重ねて形成さ
れる。
この電極26は上述のように、透明導電性単結晶層で形
成されているから、この電極26から発光部、すなわち
活性層22に電流を流して発光させることができる。
成されているから、この電極26から発光部、すなわち
活性層22に電流を流して発光させることができる。
この電極26の透明電極材料として、インジューム、チ
タン酸化膜などもあるが、これでは電流は流せず、電圧
をかけるだけに留り、光半導体装置に利用できない。
タン酸化膜などもあるが、これでは電流は流せず、電圧
をかけるだけに留り、光半導体装置に利用できない。
さらに、上記基vi21の裏面には、第1図(d)に示
すように、AuZn電極28が形成される。その後、第
1図(c)、第1図(d)に示すように、3次元素子の
形成工程に入り、電極26上に透明絶縁性InP層40
を部分的に形成する。
すように、AuZn電極28が形成される。その後、第
1図(c)、第1図(d)に示すように、3次元素子の
形成工程に入り、電極26上に透明絶縁性InP層40
を部分的に形成する。
さらに、この透明絶縁性InP層4層上0上型InGa
As層41、P型1nGaAs層42を順次形成する。
As層41、P型1nGaAs層42を順次形成する。
このP型InGaAs1i 42は二つに分割されてい
る。
る。
この二つに分割されたP型1nGaAs層42上にAu
Zn li極44を形成するとともに、N型1nGaA
s層41上にAuGeNi1i極43が形成されている
。
Zn li極44を形成するとともに、N型1nGaA
s層41上にAuGeNi1i極43が形成されている
。
以上のような槽底をなすこの発明の光半導体装置は、第
2図(a)ないし第2図(i)に示すようなこの発明の
光半導体装置の製造方法により製造される。
2図(a)ないし第2図(i)に示すようなこの発明の
光半導体装置の製造方法により製造される。
次にこの発明の光半導体装置の製造方法について、この
第2図(a)〜第2図(i)の工程断面図に基づき説明
する。
第2図(a)〜第2図(i)の工程断面図に基づき説明
する。
まず、第2図(a)に示すように、単結晶のP型InP
の基板21上に液相成長法によりノンドープ1rlGa
AsPの活性層22(λg=1.3s、約1μ)、N型
InP層23 (Snドープ、約1m)を順次成長させ
る。
の基板21上に液相成長法によりノンドープ1rlGa
AsPの活性層22(λg=1.3s、約1μ)、N型
InP層23 (Snドープ、約1m)を順次成長させ
る。
この時、これらの活性層22、N型1nP層23は下地
が単結晶であるから、単結晶で成長する。
が単結晶であるから、単結晶で成長する。
その後、N型TnP層23上にCVD法で5ift膜3
1(厚さ約2000人)を膜付けし、さらにその上にホ
トレジストパターン32を形成した後、そのホトレジス
トパターン32をマスクとしてSiOx膜31をHF系
エツチング液でエツチングし、SiOよ膜31は発光部
を形成する領域にのみ残す。
1(厚さ約2000人)を膜付けし、さらにその上にホ
トレジストパターン32を形成した後、そのホトレジス
トパターン32をマスクとしてSiOx膜31をHF系
エツチング液でエツチングし、SiOよ膜31は発光部
を形成する領域にのみ残す。
その後、ホトレジストパターン32を除去した後、第2
図(ロ)に示すように、SiOx膜31をマスクとして
Br系のエツチング液でN型InP層23と活性層22
をエツチングし、これらを発光部形成領域にのみ残す。
図(ロ)に示すように、SiOx膜31をマスクとして
Br系のエツチング液でN型InP層23と活性層22
をエツチングし、これらを発光部形成領域にのみ残す。
その後、SiOx膜31を選択成長のマスクとして残し
たまま、N型InP層23と同一高さになるまで、MO
CVD法により基板21上にFeドープの絶縁性InP
層24を成長させる。その後、5ift膜31を除去し
た後、再びMOCVD法で基板21上の全面に約14厚
にFeドープの絶縁性InP層24を成長させる。
たまま、N型InP層23と同一高さになるまで、MO
CVD法により基板21上にFeドープの絶縁性InP
層24を成長させる。その後、5ift膜31を除去し
た後、再びMOCVD法で基板21上の全面に約14厚
にFeドープの絶縁性InP層24を成長させる。
これにより、基板21上には、第2図(c)に示すよう
に残存したN型1nP層23および活性層22を覆って
全面に絶縁性InP層24が形成された状態となる。
に残存したN型1nP層23および活性層22を覆って
全面に絶縁性InP層24が形成された状態となる。
この時、絶縁性InP層24は下地が単結晶であるから
単結晶で成長している。その後、絶縁性InP層24(
透明絶縁性単結晶層)上にPCVD法でSiOx膜33
(約2000人)を膜付けし、さらに、その上にホトレ
ジストパターン34を形成する。
単結晶で成長している。その後、絶縁性InP層24(
透明絶縁性単結晶層)上にPCVD法でSiOx膜33
(約2000人)を膜付けし、さらに、その上にホトレ
ジストパターン34を形成する。
次に、ホトレジストパターン34をマスクとしてHF系
エツチング液にてSiOx膜33をエツチングすること
により、この5i(h膜33に残存した活性層22(発
光部)の中心にて開口部35を形成する。
エツチング液にてSiOx膜33をエツチングすること
により、この5i(h膜33に残存した活性層22(発
光部)の中心にて開口部35を形成する。
その後、ホトレジストパターン34を除去した後、Si
Ox膜33をマスクとして、このSiOx膜33に開け
られた開口部35を通して絶縁性InP層24をBr系
エツチング液にてエツチングすることにより、この絶縁
性InP層24に、残存した活性層22の中心部にて第
2図(3)に示すようにコンタクト窓25を開ける。
Ox膜33をマスクとして、このSiOx膜33に開け
られた開口部35を通して絶縁性InP層24をBr系
エツチング液にてエツチングすることにより、この絶縁
性InP層24に、残存した活性層22の中心部にて第
2図(3)に示すようにコンタクト窓25を開ける。
その後、Sin!膜33をHF系エツチング液で除去し
た後、絶縁性InP層2層上4上面に電極層としてN型
1nGaAsP層(λg−1.2m、厚さ0.5n、S
nドープ)を液相成長法で成長させる。
た後、絶縁性InP層2層上4上面に電極層としてN型
1nGaAsP層(λg−1.2m、厚さ0.5n、S
nドープ)を液相成長法で成長させる。
この時、N型[nGaAsP層は下地で単結晶であるか
ら、単結晶で成長する。また、コンタクト窓25部分に
おいては、このコンタクト窓25を埋め、N型IoP層
23に接続されて成長する。
ら、単結晶で成長する。また、コンタクト窓25部分に
おいては、このコンタクト窓25を埋め、N型IoP層
23に接続されて成長する。
その後、N型InGaAaP層上にホトレジストパター
ン36を形成し、そのホトレジストパターン36をマス
クとして第2図(d)に示すようにN型InGaAsP
層(透明導電性単結晶層)をエツチングすることにより
、前記コンタクト窓25を通してN型1nP層23の中
心部、延いては活性層22の中心部に接続される残存N
型InGaAsP層からなる電極26をm縁性1nP層
24上に形成する。
ン36を形成し、そのホトレジストパターン36をマス
クとして第2図(d)に示すようにN型InGaAsP
層(透明導電性単結晶層)をエツチングすることにより
、前記コンタクト窓25を通してN型1nP層23の中
心部、延いては活性層22の中心部に接続される残存N
型InGaAsP層からなる電極26をm縁性1nP層
24上に形成する。
その後、ホトレジストパターン36を除去した後、第2
図(e)に示すように、CVD法により5ift膜45
を全面に形成した後、ホトリソ工程により、電極26の
ポンディングパッド部以外の5ift膜45を除去する
。
図(e)に示すように、CVD法により5ift膜45
を全面に形成した後、ホトリソ工程により、電極26の
ポンディングパッド部以外の5ift膜45を除去する
。
その後、液相成長法により、透明絶縁性InP層40(
約1m)、N型1nGaAs層41(λg m l 、
54 。
約1m)、N型1nGaAs層41(λg m l 、
54 。
約1x)、P型1nGaAs層42(λg −1、5B
、約1μ)を順次形成する。
、約1μ)を順次形成する。
次に、第2図(0に示すように、CVD法により、Si
N膜46を膜付けし、ホトリソ工程により、二つの領域
A、Bのみ、このSiN膜46を残し、これをマスクと
して、例えば硝酸とフッ酸と水の混合液により、上記P
型1nGaAs層42をエツチングする。
N膜46を膜付けし、ホトリソ工程により、二つの領域
A、Bのみ、このSiN膜46を残し、これをマスクと
して、例えば硝酸とフッ酸と水の混合液により、上記P
型1nGaAs層42をエツチングする。
次に、第2図(2)に示すように、フッ酸により、電極
26のポンディングパッド部のSiOx膜45を除去す
る。
26のポンディングパッド部のSiOx膜45を除去す
る。
この時、SiN膜46はエツチングレートの違いにより
残される0次いで、レジスト50をコーティングし、こ
のレジスト50を上記t4域A、Bを覆うように残す。
残される0次いで、レジスト50をコーティングし、こ
のレジスト50を上記t4域A、Bを覆うように残す。
その後、蒸着法により、^uGeNi電極を設けるが、
電極26の部分をAuGeNi電極27とするとともに
、N型1nGaAs層41の部分をAuGeNi ii
極43とする。
電極26の部分をAuGeNi電極27とするとともに
、N型1nGaAs層41の部分をAuGeNi ii
極43とする。
次に、第2図(ロ)に示すように、上記レジスト50お
よびSiN膜46を除去した後、ホトレジスト47を新
たにコーティングし、P型1nGaAs層42の上部の
みの窓をあける。
よびSiN膜46を除去した後、ホトレジスト47を新
たにコーティングし、P型1nGaAs層42の上部の
みの窓をあける。
その後、AuZn電極44をこのP型1nGaAs層4
2の上面に蒸着し、ホトレジスト47を除去する。
2の上面に蒸着し、ホトレジスト47を除去する。
最後に、基板21の裏面にAuZn電極28を形成する
。かくして第2図(i)に示すごとき光半導体装置が製
造される。
。かくして第2図(i)に示すごとき光半導体装置が製
造される。
(発明の効果)
以上詳細に説明したように、この発明によれば、電極を
透明導電性単結晶層(透明部材)で形成したから、電極
部での光の反射の問題を解決でき、かつ電極部下の発光
部からの発光も有効に取り出すことができる。
透明導電性単結晶層(透明部材)で形成したから、電極
部での光の反射の問題を解決でき、かつ電極部下の発光
部からの発光も有効に取り出すことができる。
また、電極を発光部の中心部に接続したから、電極コン
タクト部分の片寄りがなく、発光部類域内での光強度を
一様にできるとともに、発光部から引き出し部を除いて
電極がはみ出さないので、発光部を高密度配列しても電
極間シツートをなくすことができる。
タクト部分の片寄りがなく、発光部類域内での光強度を
一様にできるとともに、発光部から引き出し部を除いて
電極がはみ出さないので、発光部を高密度配列しても電
極間シツートをなくすことができる。
さらに、この発明によれば、電極を透明導電性単結晶層
で形成したから、発光部のPN接合に十分な電流を流し
て発光させることができる。
で形成したから、発光部のPN接合に十分な電流を流し
て発光させることができる。
また、電極として、透明導電性単結晶層を形成するため
、透明絶縁性単結晶層を下地の絶縁膜として形成してお
り、これによれば、装置の全表面がすべて単結晶層とな
るので、さらに透明絶縁性単結晶層を介して3次元的に
単結晶による受光素子を設けることが可能であり、この
3次元素子を設けてP型1nGaAs層にマイナス、N
型1nGaAs層にプラスの逆バイアスにすることによ
り、下部の発光部よりの光を受光することが可能となる
。
、透明絶縁性単結晶層を下地の絶縁膜として形成してお
り、これによれば、装置の全表面がすべて単結晶層とな
るので、さらに透明絶縁性単結晶層を介して3次元的に
単結晶による受光素子を設けることが可能であり、この
3次元素子を設けてP型1nGaAs層にマイナス、N
型1nGaAs層にプラスの逆バイアスにすることによ
り、下部の発光部よりの光を受光することが可能となる
。
第1図(a)はこの発明の光半導体装置の一実施例の発
光部の形成段階の平面図、第1図(ロ)は第1図(a)
の断面図、第1図(c)は同上実施例の3次元素子の形
成後の平面図、第1図(d)は第1図(c)の断面図、
第2図(a)ないし第2図(i)はこの発明の光半導体
装置の製造方法の一実施例を示す工程断面図、第3図(
a)は従来の光半導体装置の第1の例を示す平面図、第
3図ら)は第3図(a)の断面図、第4図は従来の光半
導体装置の第2の例を示す平面図、第5図は第3図の光
半導体装置の発光部内光出力分布とPn接合深さの関係
を示す特性図である。 21−P型InP基板、22 ・・・ノンドープInG
aAsP活性層、24・・・絶縁性InP層、25・・
・コンタクト窓、26 ・・・電極、27 、 43
・・・AuGeNi電極、28゜44−AuZn電極、
40−・・透明絶縁性InP層、41−N型InGaA
s層、42−P型InGaAs層。 本発明の発光部の形成後の平面図 (a) 第1 第1図(a)の断面図 (b) 第1 二基板 :活性層 :N型rnP層 :絶縁性InP層 本発明の3次元素子形成後の平面図 (d) 第1図 本発明の工程断面図 第2 図 1 本発明の工程断面図 第2 図 従来の第1の装置の平面図 (a) 第3 図 従来の第1の装置の断面図 (b) 第3図 従来の第2の装置の平面図 第4 図 100 50 0 00 面内位置 YOJm)
光部の形成段階の平面図、第1図(ロ)は第1図(a)
の断面図、第1図(c)は同上実施例の3次元素子の形
成後の平面図、第1図(d)は第1図(c)の断面図、
第2図(a)ないし第2図(i)はこの発明の光半導体
装置の製造方法の一実施例を示す工程断面図、第3図(
a)は従来の光半導体装置の第1の例を示す平面図、第
3図ら)は第3図(a)の断面図、第4図は従来の光半
導体装置の第2の例を示す平面図、第5図は第3図の光
半導体装置の発光部内光出力分布とPn接合深さの関係
を示す特性図である。 21−P型InP基板、22 ・・・ノンドープInG
aAsP活性層、24・・・絶縁性InP層、25・・
・コンタクト窓、26 ・・・電極、27 、 43
・・・AuGeNi電極、28゜44−AuZn電極、
40−・・透明絶縁性InP層、41−N型InGaA
s層、42−P型InGaAs層。 本発明の発光部の形成後の平面図 (a) 第1 第1図(a)の断面図 (b) 第1 二基板 :活性層 :N型rnP層 :絶縁性InP層 本発明の3次元素子形成後の平面図 (d) 第1図 本発明の工程断面図 第2 図 1 本発明の工程断面図 第2 図 従来の第1の装置の平面図 (a) 第3 図 従来の第1の装置の断面図 (b) 第3図 従来の第2の装置の平面図 第4 図 100 50 0 00 面内位置 YOJm)
Claims (2)
- (1)(a)基板に発光部が設けられ、 (b)その発光部を覆って前記基板上の全面に透明絶縁
性単結晶層が形成され、 (c)その透明絶縁性単結晶層に前記発光部の中心にて
コンタクト窓が開けられ、 (d)そのコンタクト窓を通して前記発光部の中心部に
接続される透明導電性単結晶層からなる電極が前記透明
絶縁性単結晶層上に形成され、(e)上記透明導電性単
結晶層からなる電極上も含めて素子の上面に透明絶縁性
単結晶層が形成され、 (f)その透明絶縁性単結晶層上に単結晶層からなる受
光素子が設けられ、 てなる光半導体装置。 - (2)(a)基板上に発光部を形成する工程と、(b)
その発光部を覆って基板上の全面に透明絶縁性単結晶層
を形成する工程と、 (c)その透明絶縁性単結晶層に前記発光部の中心にて
コンタクト窓を形成する工程と、 (d)その窓を通して前記発光部の中心部に接続される
透明導電性単結晶層からなる電極を前記透明絶縁性単結
晶層上に形成する工程と、 (e)その透明導電性単結晶からなる電極上も含めて素
子の上面に絶縁性単結晶層を形成する工程と、 (f)その透明絶縁性単結晶層上に単結晶層からなる受
光素子を設ける工程と、 よりなる光半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/532,458 US5067809A (en) | 1989-06-09 | 1990-06-04 | Opto-semiconductor device and method of fabrication of the same |
EP90306150A EP0402114B1 (en) | 1989-06-09 | 1990-06-06 | Opto-semiconductor device and method of fabrication of the same |
DE69005032T DE69005032T2 (de) | 1989-06-09 | 1990-06-06 | Optohalbleitervorrichtung und Verfahren zu ihrer Herstellung. |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-145209 | 1989-06-09 | ||
JP14520989 | 1989-06-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0387074A true JPH0387074A (ja) | 1991-04-11 |
Family
ID=15379912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2116821A Pending JPH0387074A (ja) | 1989-06-09 | 1990-05-08 | 光半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0387074A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009086335A (ja) * | 2007-09-28 | 2009-04-23 | Sumitomo Osaka Cement Co Ltd | 光素子 |
-
1990
- 1990-05-08 JP JP2116821A patent/JPH0387074A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009086335A (ja) * | 2007-09-28 | 2009-04-23 | Sumitomo Osaka Cement Co Ltd | 光素子 |
US8315496B2 (en) | 2007-09-28 | 2012-11-20 | Sumitomo Osaka Cement Co., Ltd. | Optical element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5067809A (en) | Opto-semiconductor device and method of fabrication of the same | |
US5739552A (en) | Semiconductor light emitting diode producing visible light | |
TW513820B (en) | Light emitting diode and its manufacturing method | |
TWI313069B (en) | Light emitting diode and method of making the same | |
US8040463B2 (en) | Semiconductor light-emitting device | |
JPH09186402A (ja) | 半導体構造 | |
JPH0575214A (ja) | 半導体装置 | |
JPH0387074A (ja) | 光半導体装置およびその製造方法 | |
JPS61121373A (ja) | 面発光素子及びその製造方法 | |
JPH07153991A (ja) | 発光ダイオード及びその製造方法 | |
JPH0658953B2 (ja) | 半導体装置 | |
JPS62130572A (ja) | 半導体発光装置 | |
JPH03190287A (ja) | 発光ダイオードアレイ | |
JPH0349406Y2 (ja) | ||
JPS6318874B2 (ja) | ||
JPH0747881Y2 (ja) | 発光ダイオード | |
JPH0126115Y2 (ja) | ||
JPH02174273A (ja) | 発光ダイオード及びその製造方法 | |
JPS60260183A (ja) | 半導体発光装置 | |
JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
JP2555305Y2 (ja) | 発光ダイオードアレイ | |
CN114744094A (zh) | 微型发光二极管芯片及其制备方法 | |
JPH0472784A (ja) | 半導体発光素子の製造方法 | |
JPS613491A (ja) | レ−ザダイオ−ドおよびその製造方法 | |
JPS5929486A (ja) | 半導体レ−ザ素子の製造方法 |