CN114744094A - 微型发光二极管芯片及其制备方法 - Google Patents

微型发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN114744094A
CN114744094A CN202210193890.7A CN202210193890A CN114744094A CN 114744094 A CN114744094 A CN 114744094A CN 202210193890 A CN202210193890 A CN 202210193890A CN 114744094 A CN114744094 A CN 114744094A
Authority
CN
China
Prior art keywords
bump
substrate
light
layer
emitting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210193890.7A
Other languages
English (en)
Inventor
兰叶
王江波
朱广敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202210193890.7A priority Critical patent/CN114744094A/zh
Publication of CN114744094A publication Critical patent/CN114744094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本公开提供了一种微型发光二极管芯片及其制备方法，属于光电子制造技术领域。该微型发光二极管芯片包括：基板、发光结构、第一焊点块、第二焊点块和散射层；发光结构位于基板的表面，散射层位于发光结构远离基板的表面，第一焊点块和第二焊点块均位于散射层的远离基板的表面，第一焊点块和第二焊点块分别与发光结构的两个电极连接；散射层包括绝缘层和多个反射凸起，绝缘层位于发光结构远离基板的表面，多个反射凸起间隔排布在绝缘层远离基板的表面。本公开实施例能提升芯片的侧向光的比例，降低垂直方向的光线比例，以提升芯片的侧面发光强度。

Description

微型发光二极管芯片及其制备方法
技术领域
本公开涉及光电子制造技术领域，特别涉及一种微型发光二极管芯片及其制备方法。
背景技术
微型发光二极管(Micro Light Emitting Diode，Micro LED)是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
相关技术中，微型发光二极管芯片通常包括基板、外延结构、第一电极、第二电极、分布式布拉格反射镜(Distributed Bragg Reflection，简称DBR)层、第一焊点块和第二焊点块，外延结构层叠于基板的一表面上，第一电极和第二电极位于外延结构的另一表面上，且第一电极和第二电极分别与外延结构中的n型层和p型层连接，DBR层位于第一电极和第二电极上，第一焊点块和第二焊点块位于BDR层上，且第一焊点块和第二焊点块分别与两个电极连接。
由于DBR层具有良好的反射作用，使得芯片在垂直于基板方向上的发光强度很强，而让芯片的侧面出光较弱，出现芯片的中心区域光强高，但芯片周围区域的光强弱的问题，影响发光效果。
发明内容
本公开实施例提供了一种微型发光二极管芯片及其制备方法，能提升芯片的侧向光的比例，降低垂直方向的光线比例，以提升芯片的侧面发光强度。所述技术方案如下：
一方面，本公开实施例提供了一种微型发光二极管芯片，所述微型发光二极管芯片包括：基板、发光结构、第一焊点块、第二焊点块和散射层；所述发光结构位于所述基板的表面，所述散射层位于所述发光结构远离所述基板的表面，所述第一焊点块和所述第二焊点块均位于所述散射层的远离所述基板的表面，所述第一焊点块和所述第二焊点块分别与所述发光结构的两个电极连接；所述散射层包括绝缘层和多个反射凸起，所述绝缘层位于所述发光结构远离所述基板的表面，多个所述反射凸起间隔排布在所述绝缘层远离所述基板的表面。
可选地，所述反射凸起包括依次层叠于所述绝缘层上的第一凸块和第二凸块，所述第二凸块在所述基板上的正投影位于所述第一凸块在所述基板上的正投影内。
可选地，所述第一凸块和所述第二凸块均包括交替层叠的多个氧化硅层和多个氧化钛层。
可选地，所述第二凸块的厚度大于所述第一凸块的厚度。
可选地，所述第一凸块的厚度为2.8μm至3.2μm，所述第二凸块的厚度为4.8μm至5.2μm。
可选地，所述第一凸块和所述第二凸块均为圆柱体，所述第一凸块和所述第二凸块同轴。
可选地，所述反射凸起的表面设有散射膜，所述散射膜覆盖所述第一凸块的表面和所述第二凸块的表面，所述散射膜内填充有氧化钛颗粒，位于所述第一凸块的表面的氧化钛颗粒的分布密度小于位于所述第二凸块的表面的氧化钛颗粒的分布密度。
可选地，所述散射膜为氧化硅膜。
另一方面，本公开实施例还提供了一种微型发光二极管芯片的制备方法，所述制备方法包括：提供一基板；在所述基板上形成发光结构；在所述发光结构远离所述基板的表面形成散射层，所述散射层包括绝缘层和多个反射凸起，所述绝缘层位于所述发光结构远离所述基板的表面，多个所述反射凸起间隔排布在所述绝缘层远离所述基板的表面；在所述散射层远离所述基板的表面制作第一焊点块和第二焊点块，所述第一焊点块和所述第二焊点块分别与所述发光结构的两个电极连接。
可选地，所述在所述发光结构远离所述基板的表面形成散射层包括：在所述发光结构的表面沉积所述绝缘层；在所述绝缘层的表面制作多个所述反射凸起，所述反射凸起包括依次层叠于所述绝缘层上的第一凸块和第二凸块，所述第二凸块在所述基板上的正投影位于所述第一凸块在所述基板上的正投影内；在所述反射凸起的表面制作散射膜，所述散射膜覆盖所述第一凸块的表面和所述第二凸块的表面，所述散射膜内填充有氧化钛颗粒，位于所述第一凸块的表面的氧化钛颗粒的分布密度小于位于所述第二凸块的表面的氧化钛颗粒的分布密度。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的微型发光二极管中，在基板上设有发光结构，发光结构上远离基板的表面设有散射层，第一焊点块和第二焊点块间隔排布在散射层上，且分别与发光结构中的两个电极连接，这样通过对两个焊点块通电，就能控制发光结构发光。其中散射层包括绝缘层和多个反射凸起，绝缘层在发光结构的表面，多个反射凸起设置在绝缘层的表面，且与间隔排布，即在反射凸起之间保留间隙。相较于相关技术，将DBR层设计为非连续具有空隙的薄膜，能减少DBR层对光反射的面积，从而减少垂直于基板方向上出光；并且，入射到反射凸起之间的间隙处的光还会在反射凸起的侧壁处反射，从而引导光向芯片的侧面出射，增强芯片的侧向出光。这样通过将DBR层设置为非连续的多个反射凸起，利用反射凸起之间的间隙来对光进行非均匀化处理，提升芯片的侧面出光，降低芯片的中心区域的光强，改善芯片周围区域的光强弱的问题，提升发光效果。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种微型发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种散射层的结构示意图；
图3是本公开实施例提供的一种微型发光二极管芯片的俯视图；
图4是本公开实施例提供的一种反射凸起的结构示意图；
图5是本公开实施例提供的一种反射凸起的俯视图；
图6是本公开实施例提供的一种反射凸起的结构示意图；
图7是本公开实施例提供的一种第一焊点块的示意图；
图8是本公开实施例提供的一种微型发光二极管芯片的制备方法的流程图；
图9是本公开实施例提供的一种微型发光二极管芯片的制备状态图；
图10是本公开实施例提供的一种微型发光二极管芯片的制备状态图。
图中各标记说明如下：
10、基板；
20、发光结构；21、第一半导体层；22、多量子阱层；23、第二半导体层；24、第一电极；25、第二电极；
31、第一焊点块；32、第二焊点块；301、第一Ti层；302、第一Al层；303、第二Ti层；304、第二Al层；305、Au层；
40、散射层；41、绝缘层；42、反射凸起；421、第一凸块；422、第二凸块；43、散射膜；431、第一部分；432、第二部分；
50、凹槽；51、第一过孔；52、第二过孔；53、保护层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种微型发光二极管芯片的结构示意图。如图1所示，该微型发光二极管芯片包括：基板10、发光结构20、第一焊点块31、第二焊点块32和散射层40。
如图1所示，发光结构20位于基板10的表面，散射层40位于发光结构20远离基板10的表面，第一焊点块31和第二焊点块32均位于散射层40的远离基板10的表面，第一焊点块31和第二焊点块32分别与发光结构20的两个电极连接。
图2是本公开实施例提供的一种散射层40的结构示意图。如图2所示，散射层40包括绝缘层41和多个反射凸起42，绝缘层41位于发光结构20远离基板10的表面，多个反射凸起42间隔排布在绝缘层41远离基板10的表面。
本公开实施例提供的微型发光二极管中，在基板10上设有发光结构20，发光结构20上远离基板10的表面设有散射层40，第一焊点块31和第二焊点块32间隔排布在散射层40上，且分别与发光结构20中的两个电极连接，这样通过对两个焊点块通电，就能控制发光结构20发光。其中散射层40包括绝缘层41和多个反射凸起42，绝缘层41在发光结构20的表面，多个反射凸起42设置在绝缘层41的表面，且与间隔排布，即在反射凸起42之间保留间隙。相较于相关技术，将DBR层设计为非连续具有空隙的薄膜，能减少DBR层对光反射的面积，从而减少垂直于基板10方向上出光；并且，入射到反射凸起42之间的间隙处的光还会在反射凸起42的侧壁处反射，从而引导光向芯片的侧面出射，增强芯片的侧向出光。这样通过将DBR层设置为非连续的多个反射凸起42，利用反射凸起42之间的间隙来对光进行非均匀化处理，提升芯片的侧面出光，降低芯片的中心区域的光强，改善芯片周围区域的光强弱的问题，提升发光效果。
可选地，如图1所示，发光结构20包括：第一半导体层21、多量子阱层22、第二半导体层23、散射层40、第一电极24和第二电极25。
如图1所示，第一半导体层21、多量子阱层22和第二半导体层23依次层叠在基板10上，第二电极25位于第二半导体层23表面，第二半导体层23的表面具有露出第一半导体层21的凹槽50，第一电极24位于第一半导体层21的表面，且第一电极24位于凹槽50的底面。
其中，散射层40至少覆盖第一半导体层21、第一电极24、凹槽50、第二半导体层23、第二电极25的表面。
通过在基板10上依次层叠有第一半导体层21、多量子阱层22、第二半导体层23，其中，在第二半导体层23的表面设置第二电极25，第二半导体层23的表面具有露出第一半导体层21的凹槽50，也即通过凹槽50除去了部分第二半导体层23和多量子阱层22，以使得第一电极24通过凹槽50直接设置在第一半导体层21的表面，以使外延结构整体厚度变薄。
如图1所示，散射层40的表面具有露出第一电极24的第一过孔51，第一焊点块31延伸至第一过孔51且与第一电极24相连，散射层40的表面具有露出第二电极25的第二过孔52，第二焊点块32延伸至第二过孔52且与第二电极25相连。
通过将第一焊点块31覆盖在第一过孔51上，以使第一焊点块31能通过第一过孔51与第一电极24连接，便于第一电极24的通电连接；第二焊点块32覆盖在第二过孔52上，以使第二焊点块32能通过第二过孔52与第二电极25连接，便于第二电极25的通电连接。
示例性地，图3是本公开实施例提供的一种微型发光二极管芯片的俯视图。如图3所示，第一焊点块31和第二焊点块32均为矩形块，增大面积，便于导电。且在散射层的表面上，第一焊点块31和第二焊点块32间隔分布。
本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
作为一种示例，第一半导体层21为n型层，第一电极24为n型电极。第二半导体层23为p型层，第二电极25为p型电极。
可选地，基板10为蓝宝石基板。蓝宝石基板透光率比较高，即基板为透明基板。且蓝宝石材料比较坚硬，化学特性比较稳定，使红光发光二极管具有良好的发光效果和稳定性。
可选地，第一半导体层21为n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
可选地，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，第二半导体层23为掺铟的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
可选地，如图1所示，形成第一焊点块31和第二焊点块32后，可以在散射层40的表面制作保护层53，且保护层53从散射层40的表面延伸至基板10。
示例性地，本公开实施例中，保护层53可以是氧化硅薄膜，氧化硅薄膜的厚度为2000埃。
需要说明的是，在散射层40的表面生长保护层53后，可以采用光刻技术在保护层53表面刻蚀出露出焊点块的通孔，以便于通电连接。
图4是本公开实施例提供的一种反射凸起42的结构示意图。如图1、4所示，反射凸起42包括依次层叠于绝缘层41上的第一凸块421和第二凸块422，第二凸块422在基板10上的正投影位于第一凸块421在基板10上的正投影内。
通过将反射凸起42设置成两个层叠的凸块，以形成阶梯状的凸起结构，这样当光线入射至第一凸块421后并从第一凸块421出射到第二凸块422时，由于第二凸块422的尺寸更小，所以，能进一步减少反射凸起42在垂直基板10方向上对光的反射，以增强芯片的侧面出光比例。
可选地，第一凸块421和第二凸块422均包括交替层叠的多个氧化硅层和多个氧化钛层，第二凸块422的厚度大于第一凸块421的厚度。
由于第二凸块422的截面面积小于第一凸块421的截面面积，因此第二凸块422的侧面面积也相对较小，通过设置厚度更大的第二凸块422，以增大第二凸块422的侧面面积，以保证第二凸块422也有足够大的侧面用于反射光线，从而进一步改善芯片中间区域光强过高，而边缘区域光强较差的问题。
示例性地，第一凸块421的厚度为2.8μm至3.2μm，第二凸块422的厚度为4.8μm至5.2μm。作为示例，第一凸块421的厚度为3μm，第二凸块422的厚度为5μm。
图5是本公开实施例提供的一种反射凸起42的俯视图。如图4、5所示，第一凸块421和第二凸块422均为圆柱体，第一凸块421和第二凸块422同轴。
这样第一凸块421和第二凸块422能形成阶梯状的柱状结构，当光线入射至第一凸块421后并从第一凸块421出射到第二凸块422时，由于第二凸块422的尺寸更小，能进一步减少反射凸起42在垂直基板10方向上对光的反射，以增强芯片的侧面出光比例。
示例性地，第一凸块421的直径为10μm至15μm，第二凸块422的直径为5μm至8μm。作为示例，第一凸块421的直径为10μm，第二凸块422的直径为5μm。
图6是本公开实施例提供的一种反射凸起42的结构示意图。如图6所示，反射凸起42的表面设有散射膜43，散射膜43覆盖第一凸块421的表面和第二凸块422的表面，散射膜43内填充有氧化钛颗粒，位于第一凸块421的表面的氧化钛颗粒的分布密度小于位于第二凸块422的表面的氧化钛颗粒的分布密度。
本公开实施例中，氧化钛颗粒的分布密度可以是指氧化钛颗粒在单位体积中占的数量。分布密度越高则表明在该区域内，单位体积中氧化钛颗粒的数量越多。
示例性地，如图6所示，散射膜43还包括第一部分431和第二部分432，第一部分431位于第一凸块421的表面，第二部分432位于第二凸块422的表面，第一部分431中填充的氧化钛颗粒的分布密度小于第二部分432中填充的氧化钛颗粒的分布密度。
这样将散射膜43中位于反射凸起42中间区域的散射颗粒设置较多，而位于反射凸起42边缘区域的散射颗粒设置较少，能够充分散射在垂直于基板10方向上的光线，让更多的光线能从芯片的侧面出光，且还能避免垂直于基板10方向上的亮度下降过多，保证发光效果。
作为示例，本公开实施例中，散射膜43为氧化硅膜，即散射膜43为氧化硅制备的膜层结构。
图7是本公开实施例提供的一种第一焊点块31的示意图。如图7所示，第一焊点块31和第二焊点块32均包括依次层叠于发光结构20的表面上的第一Ti层301、第一Al层302、第二Ti层303、第二Al层304和Au层305。
示例性地，第一焊点块31和第二焊点块32中，第一Ti层301的厚度为100埃至300埃，第一Al层302的厚度为8000埃至12000埃，第二Ti层303的厚度为100埃至300埃，第二Al层304的厚度为8000埃至12000埃，Au层305的厚度为2000埃至4000埃。
作为示例，第一焊点块31和第二焊点块32中，第一Ti层301的厚度为200埃，第一Al层302的厚度为10000埃，第二Ti层303的厚度为200埃，第二Al层304的厚度为10000埃，Au层305的厚度为3000埃。
图8是本公开实施例提供的一种微型发光二极管芯片的制备方法的流程图。该方法用于制备图1所示的微型发光二极管芯片。如图8所示，该制备方法包括：
S11：提供一基板10。
S12：在基板10上形成发光结构20。
S13：在发光结构20远离基板10的表面形成散射层40。
其中，散射层40包括绝缘层41和多个反射凸起42，绝缘层41位于发光结构20远离基板10的表面，多个反射凸起42间隔排布在绝缘层41远离基板10的表面。
S14：在散射层40远离基板10的表面制作第一焊点块31和第二焊点块32。
其中，第一焊点块31和第二焊点块32分别与发光结构20的两个电极连接。
该制备方法制备的微型发光二极管中，基板10上设有发光结构20，发光结构20上远离基板10的表面设有散射层40，第一焊点块31和第二焊点块32间隔排布在散射层40上，且分别与发光结构20中的两个电极连接，这样通过对两个焊点块通电，就能控制发光结构20发光。其中散射层40包括绝缘层41和多个反射凸起42，绝缘层41在发光结构20的表面，多个反射凸起42设置在绝缘层41的表面，且与间隔排布，即在反射凸起42之间保留间隙。相较于相关技术，将DBR层设计为非连续具有空隙的薄膜，能减少DBR层对光反射的面积，从而减少垂直于基板10方向上出光；并且，入射到反射凸起42之间的间隙处的光还会在反射凸起42的侧壁处反射，从而引导光向芯片的侧面出射，增强芯片的侧向出光。这样通过将DBR层设置为非连续的多个反射凸起42，利用反射凸起42之间的间隙来对光进行非均匀化处理，提升芯片的侧面出光，降低芯片的中心区域的光强，改善芯片周围区域的光强弱的问题，提升发光效果。
可选地，基板10为蓝宝石基板10。蓝宝石基板10透光率比较高，即基板10为透明基板10。且蓝宝石材料比较坚硬，化学特性比较稳定，使红光发光二极管具有良好的发光效果和稳定性。
在步骤S11中，可以对蓝宝石基板10进行预处理，将蓝宝石基板10置于MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石基板10进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石基板10进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
步骤S11还可以包括在蓝宝石基板10上生长干法刻蚀用掩膜，用光刻工艺将掩膜刻出图形。
在步骤S12中生长的发光结构20包括：第一半导体层21、多量子阱层22、第二半导体层23、第一电极24和第二电极25。
如图9所示，生长发光结构20的过程可以包括：首先，基板10上依次生长第一半导体层21、多量子阱层22和第二半导体层23。
示例性地，第一半导体层21为的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
其中，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
其中，第二半导体层23为掺铟的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
在步骤S12中，生长第二半导体层23之后，在第二半导体层23的表面刻蚀露出第一半导体层21的凹槽50。
具体可以包括：采用干法刻蚀的方式将第二半导体的部分区域刻除，并刻蚀至露出第一半导体层21。刻蚀深度为1μm至2μm，例如，刻蚀1.5μm。
刻蚀形成凹槽50后，可以在第二半导体层23的表面和凹槽50的槽底制作氧化铟锡(Indium Tin Oxide，简称ITO)层。使用光刻胶保护的方式实现，光刻图形完成后进行湿法腐蚀，溶液可以使用盐酸溶液。
在制作ITO层之后，可以在第一半导体层21上的ITO层形成第一电极24，在第二半导体层23上形成第二电极25。
在步骤S12中，形成第一电极24和第二电极25可以包括：采用负胶剥离的方式分别加工第一电极24和第二电极25。
如图9所示，第二电极25位于在第二半导体层23的表面，第一电极24位于凹槽50的底面。
其中，第一电极24和第二电极25均以铬为基层材料蒸镀。
示例性地，铬的厚度控制在100埃以内，以防止影响亮度。
在步骤S13中，制作的散射层40包括以下几步：
第一步，在发光结构20的表面沉积绝缘层41。
具体可以包括：沉积3000埃至7000埃的氧化硅薄膜，以形成覆盖第二半导体层23、第二电极25、第一半导体层21和第一电极24的绝缘层41。
作为示例，绝缘层41的厚度可以是5000埃。
第二步，在绝缘层41的表面制作多个反射凸起42。
其中，反射凸起42包括依次层叠于绝缘层41上的第一凸块421和第二凸块422，第二凸块422在基板10上的正投影位于第一凸块421在基板10上的正投影内。
在制作第一凸块421时，可以在绝缘层41上形成12对氧化硅薄膜和氧化钛薄膜交替层叠的膜层，反射波长按465nm设置，对膜层图形化处理，形成多个间隔分布的第一凸块421。
在制作第二凸块422时，在第一凸块421上形成24对氧化硅薄膜和氧化钛薄膜交替层叠的膜层，对膜层图形化处理，形成多个与第一凸块421对应的第二凸块422。
第三步，在反射凸起42的表面制作散射膜43。
其中，散射膜43覆盖第一凸块421的表面和第二凸块422的表面，散射膜43内填充有氧化钛颗粒，位于第一凸块421的表面的氧化钛颗粒的分布密度小于位于第二凸块422的表面的氧化钛颗粒的分布密度。
具体可以包括：首先，在第一凸块421的表面制作混有TiO2颗粒SiO2膜层，然后对SiO2膜层进行图像化处理，保留位于第一凸块421表面的膜层，以形成散射层40的第一部分431。
接着，在第二凸块422的表面制作混有TiO2颗粒SiO2膜层，然后对SiO2膜层进行图像化处理，保留位于第二凸块422表面的膜层，以形成散射层40的第二部分432。
其中，第一部分431中TiO2颗粒的分布密度小于第二部分432中TiO2颗粒的分布密度。
在形成散射层40后，如图10所示，制备方法还可以包括：在散射层40远离基板10的表面形成第一过孔51和第二过孔52。并在散射层40的表面采用光刻的方式形成第一焊点块31，使得第一焊点块31通过第一过孔51与第一电极24连接；然后，在散射层40的表面采用光刻的方式形成第二焊点块32，使得第二焊点块32通过第二过孔52与第二电极25连接。
其中，第一焊点块31和第二焊点块32均包括依次层叠于散射层40的表面上的第一Ti层301、第一Al层302、第二Ti层303、第二Al层304和Au层305。
示例性地，第一焊点块31和第二焊点块32中，第一Ti层301的厚度为100埃至300埃，第一Al层302的厚度为8000埃至12000埃，第二Ti层303的厚度为100埃至300埃，第二Al层304的厚度为8000埃至12000埃，Au层305的厚度为2000埃至4000埃。
作为示例，第一焊点块31和第二焊点块32中，第一Ti层301的厚度为200埃，第一Al层302的厚度为10000埃，第二Ti层303的厚度为200埃，第二Al层304的厚度为10000埃，Au层305的厚度为3000埃。
步骤S14中，如图1所示，形成第一焊点块31和第二焊点块32后，可以在散射层40的表面制作保护层53，且保护层53从散射层40的表面延伸至基板10。
示例性地，本公开实施例中，保护层53可以是氧化硅层，氧化硅层的厚度为2000埃。
需要说明的是，在散射层40的表面生长保护层53后，可以采用光刻技术在保护层53表面刻蚀出露出焊点块的通孔，以便于通电连接。
在步骤S14中，形成保护层53之后还可以包括：减薄蓝宝石基板10，减薄后的最终厚度为80μm。
最后，可以对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到微型发光二极管芯片。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种微型发光二极管芯片，其特征在于，所述微型发光二极管芯片包括：基板(10)、发光结构(20)、第一焊点块(31)、第二焊点块(32)和散射层(40)；
所述发光结构(20)位于所述基板(10)的表面，所述散射层(40)位于所述发光结构(20)远离所述基板(10)的表面，所述第一焊点块(31)和所述第二焊点块(32)均位于所述散射层(40)的远离所述基板(10)的表面，所述第一焊点块(31)和所述第二焊点块(32)分别与所述发光结构(20)的两个电极连接；
所述散射层(40)包括绝缘层(41)和多个反射凸起(42)，所述绝缘层(41)位于所述发光结构(20)远离所述基板(10)的表面，多个所述反射凸起(42)间隔排布在所述绝缘层(41)远离所述基板(10)的表面。
2.根据权利要求1所述的微型发光二极管芯片，其特征在于，所述反射凸起(42)包括依次层叠于所述绝缘层(41)上的第一凸块(421)和第二凸块(422)，所述第二凸块(422)在所述基板(10)上的正投影位于所述第一凸块(421)在所述基板(10)上的正投影内。
3.根据权利要求2所述的微型发光二极管芯片，其特征在于，所述第一凸块(421)和所述第二凸块(422)均包括交替层叠的多个氧化硅层和多个氧化钛层。
4.根据权利要求2所述的微型发光二极管芯片，其特征在于，所述第二凸块(422)的厚度大于所述第一凸块(421)的厚度。
5.根据权利要求4所述的微型发光二极管芯片，其特征在于，所述第一凸块(421)的厚度为2.8μm至3.2μm，所述第二凸块(422)的厚度为4.8μm至5.2μm。
6.根据权利要求2所述的微型发光二极管芯片，其特征在于，所述第一凸块(421)和所述第二凸块(422)均为圆柱体，所述第一凸块(421)和所述第二凸块(422)同轴。
7.根据权利要求2所述的微型发光二极管芯片，其特征在于，所述反射凸起(42)的表面设有散射膜(43)，所述散射膜(43)覆盖所述第一凸块(421)的表面和所述第二凸块(422)的表面，所述散射膜(43)内填充有氧化钛颗粒，位于所述第一凸块(421)的表面的氧化钛颗粒的分布密度小于位于所述第二凸块(422)的表面的氧化钛颗粒的分布密度。
8.根据权利要求7所述的微型发光二极管芯片，其特征在于，所述散射膜(43)为氧化硅膜。
9.一种微型发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
提供一基板；
在所述基板上形成发光结构；
在所述发光结构远离所述基板的表面形成散射层，所述散射层包括绝缘层和多个反射凸起，所述绝缘层位于所述发光结构远离所述基板的表面，多个所述反射凸起间隔排布在所述绝缘层远离所述基板的表面；
在所述散射层远离所述基板的表面制作第一焊点块和第二焊点块，所述第一焊点块和所述第二焊点块分别与所述发光结构的两个电极连接。
10.根据权利要求9所述的制备方法，其特征在于，所述在所述发光结构远离所述基板的表面形成散射层包括：
在所述发光结构的表面沉积所述绝缘层；
在所述绝缘层的表面制作多个所述反射凸起，所述反射凸起包括依次层叠于所述绝缘层上的第一凸块和第二凸块，所述第二凸块在所述基板上的正投影位于所述第一凸块在所述基板上的正投影内；
在所述反射凸起的表面制作散射膜，所述散射膜覆盖所述第一凸块的表面和所述第二凸块的表面，所述散射膜内填充有氧化钛颗粒，位于所述第一凸块的表面的氧化钛颗粒的分布密度小于位于所述第二凸块的表面的氧化钛颗粒的分布密度。
CN202210193890.7A 2022-03-01 2022-03-01 微型发光二极管芯片及其制备方法 Pending CN114744094A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210193890.7A CN114744094A (zh) 2022-03-01 2022-03-01 微型发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210193890.7A CN114744094A (zh) 2022-03-01 2022-03-01 微型发光二极管芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN114744094A true CN114744094A (zh) 2022-07-12

Family

ID=82275152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210193890.7A Pending CN114744094A (zh) 2022-03-01 2022-03-01 微型发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN114744094A (zh)

Similar Documents

Publication Publication Date Title
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
EP3767688B1 (en) Light emitting diode
US7697584B2 (en) Light emitting device including arrayed emitters defined by a photonic crystal
US8895329B2 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
WO2021017497A1 (zh) 显示面板、显示装置和显示面板的制作方法
JP5181371B2 (ja) 半導体発光装置
KR102617962B1 (ko) 반도체 발광소자
JP2006191068A (ja) 高出力発光ダイオード及びその製造方法
KR101678242B1 (ko) 광전 반도체칩 및 광전 반도체칩의 제조 방법
CN111433921B (zh) 一种发光二极管
TW202029529A (zh) 發光元件及其製造方法
TW202029533A (zh) 發光元件及其製造方法
CN212676295U (zh) 倒装发光二极管芯片
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
KR101203138B1 (ko) 발광소자와 그 제조방법
CN111261760A (zh) 发光元件
CN114744094A (zh) 微型发光二极管芯片及其制备方法
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
CN112582507B (zh) Led芯片及显示面板
CN113130713A (zh) 发光元件及其制造方法
CN113903845B (zh) 微型发光二极管芯片及其制备方法
KR20180000973A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈
CN116613255A (zh) 改善晶格失配的发光二极管及其制备方法
CN115394896A (zh) 改善断裂的发光二极管及其制备方法
CN116936598A (zh) 制品及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination