CN115394896A - 改善断裂的发光二极管及其制备方法 - Google Patents
改善断裂的发光二极管及其制备方法 Download PDFInfo
- Publication number
- CN115394896A CN115394896A CN202210928874.8A CN202210928874A CN115394896A CN 115394896 A CN115394896 A CN 115394896A CN 202210928874 A CN202210928874 A CN 202210928874A CN 115394896 A CN115394896 A CN 115394896A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- semiconductor layer
- hole
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000002161 passivation Methods 0.000 claims abstract description 67
- 229910000679 solder Inorganic materials 0.000 claims abstract description 20
- 238000003466 welding Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 4
- 241001391944 Commicarpus scandens Species 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 373
- 239000011651 chromium Substances 0.000 description 18
- 229910052594 sapphire Inorganic materials 0.000 description 12
- 239000010980 sapphire Substances 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种改善断裂的发光二极管及其制备方法，属于光电子制造技术领域。该发光二极管包括：基板、外延层、钝化层和至少两个焊点块；所述外延层包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所述钝化层位于所述第二半导体层上，所述钝化层远离所述基板的表面具有第一过孔和多个第二过孔；所述焊点块位于所述钝化层远离所述基板的表面，一个所述焊点块通过所述第一过孔与所述第二半导体层连接，至少一个所述焊点块通过所述第二过孔与所述第一半导体层连接。本公开实施例能改善外延层强度差容易断裂的问题。
Description
技术领域
本公开涉及光电子制造技术领域，特别涉及一种改善断裂的发光二极管及其制备方法。
背景技术
微型发光二极管(Micro Light Emitting Diode，Micro LED)是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
相关技术中，发光二极管通常包括基板、外延层和两个电极，外延层包括依次层叠在基板上的第一半导体层、多量子阱层和第二半导体层。其中，一个电极位于第二半导体层上与第二半导体层电连接，第二半导体层上还设有露出第一半导体层的凹槽，另一个电极位于凹槽内且与第一半导体层电连接。
由于在外延层上设置凹槽后，在外延层上会形成比较陡峭的台阶，会造成应力集中的问题，且外延层上开设凹槽的区域强度也较低，容易出现断裂的问题。
发明内容
本公开实施例提供了一种改善断裂的发光二极管及其制备方法，能改善外延层强度差容易断裂的问题。所述技术方案如下：
一方面，本公开实施例提供了一种改善电流传导的发光二极管，所述发光二极管包括：基板、外延层、钝化层和至少两个焊点块；所述外延层包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所述钝化层位于所述第二半导体层上，所述钝化层远离所述基板的表面具有第一过孔和多个第二过孔；所述焊点块位于所述钝化层远离所述基板的表面，一个所述焊点块通过所述第一过孔与所述第二半导体层连接，至少一个所述焊点块通过所述第二过孔与所述第一半导体层连接。
可选地，多个所述第二过孔沿所述外延层的边缘分布。
可选地，所述外延层在所述基板上的正投影为矩形，部分所述第二过孔位于所述矩形的角部。
可选地，位于所述矩形的角部的所述第二过孔的孔径大于位于所述矩形的侧边的所述第二过孔的孔径。
可选地，所述第二过孔靠近所述基板的一端的孔径小于所述第二过孔远离所述基板的一端的孔径。
可选地，在所述矩形的长边方向上，所述第二过孔的轴截面的孔壁的倾角，小于在所述矩形的短边方向上，所述第二过孔的轴截面的孔壁的倾角。
可选地，所述焊点块包括依次层叠的Cr层、第一Al层、第一Ti层、第二Al层、第二Ti层和Au层。
可选地，所述外延层还包括透明导电层，所述透明导电层位于所述第二半导体层和所述钝化层之间，所述第一过孔与所述透明导电层相对，所述第二过孔在所述基板上的正投影位于所述透明导电层在所述基板上的正投影外。
另一方面，本公开实施例还提供了一种改善断裂的发光二极管的制备方法，所述制备方法包括：提供一基板；在所述基板上形成外延层和钝化层，所述外延层包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所述钝化层位于所述第二半导体层上，所述钝化层远离所述基板的表面具有第一过孔和多个第二过孔；在所述钝化层远离所述基板的表面上制作至少两个焊点块，一个所述焊点块通过所述第一过孔与所述第二半导体层连接，至少一个所述焊点块通过所述第二过孔与所述第一半导体层连接。
可选地，在所述外延层上形成所述第二过孔包括：在所述钝化层的表面形成光刻胶层，所述光刻胶层具有与所述第二过孔一一对应的第一通孔，从所述光刻胶层远离所述外延层的表面至所述光刻胶层靠近所述外延层的表面的方向上，所述第一通孔的孔壁至所述第一通孔的中心线的间距逐渐减小；通过所述光刻胶层的第一通孔在所述外延层上刻蚀形成所述第二过孔。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的发光二极管包括层叠在基板上的外延层，外延层包括依次层叠的第一半导体层、多量子阱层和第二半导体层，钝化层位于第二半导体层上。其中，钝化层的表面具有第一过孔和第二过孔，第一过孔贯穿钝化层以露出第二半导体层，第二过孔贯穿钝化层、第二半导体层和多量子阱层，以露出第一半导体层。这样在钝化层上的两个焊点块就可以分别通过两个过孔，与外延层中对应的半导体层连接。
相较于相关技术发光二极管没有在外延层上开设凹槽，而是通过开设第二过孔的方式，让焊点块与位于外延层下方的半导体层连接，即没有对外延层的厚度进行减薄，从而能保证外延层的强度，避免开设凹槽后，凹槽的台阶处出现应力集中的问题，从而改善外延片容易出现断裂的问题。并且，分散设置了多个第二过孔，这样就将相关技术中开槽后芯片受力较为集中的问题优化为在各第二过孔位置受力，实现分散受力的目的，提升外延层的强度，进一步改善外延片容易出现断裂的问题。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种发光二极管的结构示意图；
图2是本公开实施例提供的一种发光二极管的俯视图；
图3是图2提供的一种AA截面图；
图4是本公开实施例提供的一种第二过孔的结构示意图；
图5是图4提供的一种BB截面图；
图6是图4提供的一种CC截面图；
图7是本公开实施例提供的一种发光二极管的制备方法的流程图；
图8是本公开实施例提供的一种发光二极管的制备过程示意图；
图9是本公开实施例提供的一种发光二极管的制备过程示意图。
图中各标记说明如下：
10、基板；
20、外延层；21、第一半导体层；22、多量子阱层；23、第二半导体层；24、钝化层；25、透明导电层；201、第一过孔；202、第二过孔；
30、焊点块；31、电极；
50、光刻胶层；51、第一通孔；52、第二通孔；
60、保护层；
70、凹槽；
8、掩膜板；80、石英板；81、第一光刻孔；82、第二光刻孔；83、铬层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是相关技术提供的一种发光二极管的结构示意图。如图1所示，发光二极管包括基板10、外延层20和两个电极31，外延层20包括依次层叠在基板10上的第一半导体层21、多量子阱层22和第二半导体层23。其中，一个电极31位于第二半导体层23上与第二半导体层23电连接，第二半导体层23上还设有露出第一半导体层21的凹槽70，另一个电极31位于凹槽70内且与第一半导体层21电连接。
如图1所示，外延层20上开设凹槽70后，对外延层20的厚度进行了一定程度地减薄，导致外延层20的强度降低；且凹槽70使外延层20上形成比较陡峭的台阶，会造成应力集中的问题，导致芯片容易断裂。
图2是本公开实施例提供的一种发光二极管的俯视图。图3是图2提供的一种AA截面图。图2中示意的发光二极管中未设置焊点块30。图3是图2中AA截面线处的截面图。
如图3所示，发光二极管包括：基板10、外延层20、钝化层24和至少两个焊点块30；外延层20包括依次层叠于基板10上的第一半导体层21、多量子阱层22和第二半导体层23，钝化层24位于第二半导体层23上，钝化层24远离基板10的表面具有第一过孔201和多个第二过孔202，第一过孔201露出第二半导体层23，第二过孔202露出第一半导体层21，多个第二过孔202间隔分布。
如图3所示，焊点块30位于钝化层24远离基板10的表面，一个焊点块30通过第一过孔201与第二半导体层23连接，另一个焊点块30通过第二过孔202与第一半导体层21连接。
本公开实施例提供的发光二极管包括层叠在基板10上的外延层20，外延层20包括依次层叠的第一半导体层21、多量子阱层22和第二半导体层23，钝化层24位于第二半导体层23上。其中，钝化层24的表面具有第一过孔201和第二过孔202，第一过孔201贯穿钝化层24以露出第二半导体层23，第二过孔202贯穿钝化层24、第二半导体层23和多量子阱层22，以露出第一半导体层21。这样在钝化层24上的两个焊点块30就可以分别通过两个过孔，与外延层20中对应的半导体层连接。
相较于相关技术发光二极管没有在外延层20上开设凹槽70，而是通过开设第二过孔202的方式，让焊点块30与位于外延层20下方的半导体层连接，即没有对外延层20的厚度进行减薄，从而能保证外延层20的强度，避免开设凹槽70后，凹槽70的台阶处出现应力集中的问题，从而改善外延片容易出现断裂的问题。并且，分散设置了多个第二过孔202，这样就将相关技术中开槽后芯片受力较为集中的问题优化为在各第二过孔202位置受力，实现分散受力的目的，提升外延层20的强度，进一步改善外延片容易出现断裂的问题。
可选地，基板10为蓝宝石基板10。蓝宝石基板10透光率比较高，即基板10为透明基板10。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
示例性地，第一半导体层21为n型层，第二半导体层23为p型层。
可选地，第一半导体层21为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
可选地，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，第二半导体层23为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
可选地，如图3所示，钝化层24可以是分布式布拉格反射镜(Distributed BraggReflection，简称DBR层)，DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是800埃至1200埃，TiO2层的厚度可以是500埃至900埃。
DBR层除了具有钝化作用外，还用于将从多量子阱层22射向DBR层的光反射至基板10，提高出光效果。
可选地，两个焊点块30均为矩形块，增大面积，便于导电。且在钝化层24的表面上，两个焊点块30间隔分布。
可选地，如图3所示，在钝化层24的表面还设有保护层60，且保护层60从钝化层24的表面延伸至基板10，且保护层60具有露出焊点块30的通孔，以便于通电连接。
示例性地，本公开实施例中，保护层60可以是氧化硅层，氧化硅层的厚度为2000埃。
可选地，如图2所示，多个第二过孔202沿外延层20的边缘分布。
其中，外延层20的边缘是指外延层20的在基板10上的正投影的外轮廓。
例如，外延层20在基板10上的正投影的外轮廓为矩形，外延层20的边缘即为矩形的角部所在位置和各侧边所在位置。
由于芯片的边缘相比于中心区域更加难以断裂，这样将第二过孔202设置在外延层20的边缘，让芯片的应力分布在芯片的边缘，以有效防止芯片的中心区域承受较大的应力，从而减少断裂的问题。
可选地，如图2所示，外延层20在基板10上的正投影为矩形，部分第二过孔202位于矩形的角部。
对于芯片的边缘，由于角部所在区域相比于侧边所在区域更加难以断裂，因此，将部分第二过孔设置在矩形的角部，避免在芯片其他位置设置较多第二过孔而对芯片的强度造成削弱。
可选地，如图2所示，外延层上还存在部分第二过孔202位于矩形的侧边。位于矩形的角部的第二过孔202的分布密度高于位于矩形的侧边的第二过孔202的分布密度。
其中，分布密度是单位面积内第二过孔202的分布数量。分布密度越高则表明单位面积内第二过孔202的分布数量较多，第二过孔202的分布较为密集。
通过将更多的第二过孔202设置在角部所在区域，而将少量的第二过孔202设置在侧边所在区域，能进一步有效避免芯片出现断裂的问题。
可选地，如图2所示，位于矩形的角部的第二过孔202的孔径大于位于矩形的侧边的第二过孔202的孔径。
由于角部所在区域相比于侧边所在区域更加难以断裂，因此，将孔径更大的第二过孔202设置在角部所在区域，让角部所在区域承担较大的应力，将孔径更小的第二过孔202设置在侧边所在区域，让侧边所在区域承担较小的应力，能进一步有效避免芯片出现断裂的问题。
并且，通过设置部分孔径较大的第二过孔202，能提升焊点块30与第一半导体层21形成良好的欧姆接触。
可选地，如图3所示，第二过孔202靠近基板10的一端的孔径小于第二过孔202远离基板10的一端的孔径。
本公开实施例中，第二过孔202的两端的孔径不同，这样第二过孔202的孔壁相对于第二过孔202的中轴线是倾斜的。相比于垂直于基板10的孔壁，倾斜的孔壁能有效防止应力聚集，从而减少应力集中，改善芯片容易断裂的问题。
图4是本公开实施例提供的一种第二过孔202的结构示意图。图5是图4提供的一种BB截面图。图6是图4提供的一种CC截面图。如图5、6所示，在矩形的长边方向(参见图中X方向)上，第二过孔202的轴截面的孔壁的倾角α，小于在矩形的短边方向(参见图中Y方向)上，第二过孔202的轴截面的孔壁的倾角β。
本公开实施例中，焊点块30是沿着芯片的长边方向排列的，即焊点块30的排列方向是芯片的长边方向。
在芯片的长边方向上第二过孔202的轴截面的孔壁的倾角，要小于在芯片的短边方向上第二过孔202的轴截面的孔壁的倾角。即在芯片的长边方向上，第二过孔202的孔壁更为平缓，在芯片的短边方向上，第二过孔202的孔壁更为陡峭。由于芯片的长边方向更容易断裂，因此，在芯片的长边方向上，将第二过孔202的孔壁设置更为平缓，能进一步改善应力集中的问题，让芯片在长边方向上承担较小的应力，进一步有效避免芯片出现断裂的问题。
可选地，焊点块30包括依次层叠的Cr层、第一Al层、第一Ti层、第二Al层、第二Ti层和Au层。
相比于相关技术，发光二极管中除去了电极，直接通过焊点块30与半导体层连接。为了提升焊点块30与半导体层连接可靠性，在焊点块30与半导体层接触的一端设置Cr层，由于金属铬具有良好的电流传导性能，所以，能在焊点块30与半导体层之间形成良好的欧姆接触。
示例性地，Cr层的厚度为100埃500埃，第一Al层的厚度为8000埃至12000埃，第一Ti层的厚度为100埃至500埃，第二Al层的厚度为8000埃至12000埃，第二Ti层的厚度为500埃至1500埃，Au层的厚度为2000埃至5000埃。
例如，Cr层的厚度为200埃，第一Al层的厚度为10000埃，第一Ti层的厚度为200埃，第二Al层的厚度为10000埃，第二Ti层的厚度为1000埃，Au层的厚度为3000埃。
可选地，如图3所示，外延层20还包括透明导电层25，透明导电层25位于第二半导体层23和钝化层24之间，第一过孔201与透明导电层25相对，第二过孔202在基板10上的正投影位于透明导电层25在基板10上的正投影外。
可选地，透明导电层25均可以是氧化铟锡(Indium Tin Oxide，简称ITO)膜层。氧化铟锡膜层具有良好的透射率和低电阻率，采用氧化铟锡膜层作为透明导电层25能使得更多的光线从透明导电层25透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
示例性地，透明导电层25的厚度均可以为800埃至1200埃。
本公开实施例中，由于仅设置有一个第一过孔201，通过在第一过孔201和第二半导体层23之间设置透明导电层25，能提升焊点块30和第二半导体层23之间的载流子传导效率。
图7是本公开实施例提供的一种发光二极管的制备方法的流程图。该方法用于制备图3所示的发光二极管。如图7所示，该制备方法包括：
S11：提供一基板10。
S12：在基板10上形成外延层20和钝化层。
其中，外延层20包括依次层叠于基板10上的第一半导体层21、多量子阱层22和第二半导体层23，钝化层24位于第二半导体层23上，钝化层24远离基板10的表面具有第一过孔201和多个第二过孔202，第一过孔201露出第二半导体层23，第二过孔202露出第一半导体层21，多个第二过孔202间隔分布。
S13：在钝化层24远离基板10的表面上制作至少两个焊点块30。
其中，一个焊点块30通过第一过孔201与第二半导体层23连接，至少一个焊点块30通过第二过孔202与第一半导体层21连接。
该种制备方法制备的发光二极管包括层叠在基板10上的外延层20，外延层20包括依次层叠的第一半导体层21、多量子阱层22和第二半导体层23，钝化层24位于第二半导体层23上。其中，钝化层24的表面具有第一过孔201和第二过孔202，第一过孔201贯穿钝化层24以露出第二半导体层23，第二过孔202贯穿钝化层24、第二半导体层23和多量子阱层22，以露出第一半导体层21。这样在钝化层24上的连个焊点块30就可以分别通过两个过孔，与外延层20中对应的半导体层连接。相较于相关技术发光二极管没有在外延层20上开设凹槽70，而是通过开设第二过孔202的方式，让焊点块30与位于外延层20下方的半导体层连接，即没有对外延层20的厚度进行减薄，从而能保证外延层20的强度，避免开设凹槽70后，凹槽70的台阶处出现应力集中的问题，从而改善外延片容易出现断裂的问题。并且，分散设置了多个第二过孔202，这样就将相关技术中开槽后芯片受力较为集中的问题优化为在各第二过孔202位置受力，实现分散受力的目的，提升外延层20的强度，进一步改善外延片容易出现断裂的问题。
在步骤S11中，基板10为蓝宝石衬底、硅衬底或碳化硅衬底。衬底可以为平片衬底，也可以为图形化衬底。
作为示例，本公开实施例中，基板10为蓝宝石衬底。蓝宝石衬底为一种常用衬底，技术成熟，成本低。具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
其中，可以对蓝宝石衬底进行预处理，将蓝宝石衬底置于MOCVD(Metal-organicChemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
图8是本公开实施例提供的一种发光二极管的制备过程示意图。如图8所示，步骤S12中在基板10上生长外延层20可以包括：通过MOCVD技术在蓝宝石衬底上依次形成第一半导体层21、多量子阱层22、第二半导体层23和钝化层24。
其中，第一半导体层21为n型层，第二半导体层23为p型层。
可选地，第一半导体层21为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
n型GaN层的生长温度可为1000℃至1100℃，n型GaN层的生长压力可为100torr至300torr。
可选地，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
生长多量子阱层22时，MOCVD反应室压力控制在200torr。生长InGaN量子阱层时，反应室温度为760℃至780℃。生长GaN量子垒层时，反应室温度为860℃至890℃。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，第二半导体层23为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
生长p型GaN层时，p型GaN层的生长压力可为200Torr至600Torr，p型GaN层的生长温度可为800℃至1000℃。
步骤S12中在制作钝化层24之前可以包括：在第二半导体层23的表面形成透明导电层25。
示例性地，透明导电层25的厚度均可以为800埃至1200埃。
可选地，钝化层24可以是DBR层，DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是800埃至1200埃，TiO2层的厚度可以是500埃至900埃。
步骤S12中形成钝化层24后，还需要在钝化层24的表面刻蚀形成第一过孔201和第二过孔202。
形成第一过孔201和第二过孔202的制备方法可以包括以下几步：
第一步，在钝化层24的表面形成光刻胶层50。
如图9所示，先在钝化层24的表面形成光刻胶膜，采用掩膜板8对光刻胶膜进行光刻以形成光刻胶层50。
如图9所示，光刻胶层50具有与第二过孔202一一对应的第一通孔51，从光刻胶层远离外延层的表面至光刻胶层靠近外延层的表面的方向上，第一通孔51的孔壁至第一通孔51的中心线的间距逐渐减小，第一通孔51用于刻蚀形成第二过孔202。
其中，掩膜板8包括依次层叠的铬层83和石英板80，铬层83具有与第一通孔51一一对应的第一光刻孔81，从铬层83的顶面至铬层83的底面，第一光刻孔81的中心线至第一光刻孔81的内壁的间距逐渐增大，即第一光刻孔81的截面呈梯形。
如图9所示，光刻胶层50上还具有第二通孔52，第二通孔52为圆孔，第二通孔52用于刻蚀形成第一过孔201。
其中，铬层83还具有与第二通孔52一一对应的第二光刻孔82。
由于铬层的厚度越大，对光线的阻挡效果就越明显，因此，光刻胶膜上与第一光刻孔81相对的区域中，若铬层83的厚度越大，光刻胶膜上被刻蚀的材料越少，若铬层83的厚度越小，光刻胶膜上被刻蚀的程度越大。所以通过上述铬层83能在光刻胶膜上形成孔壁倾斜于第一通孔51的中轴线的第一通孔51。
第二步，通过光刻胶层50的第一通孔51和第二通孔52在钝化层的表面刻蚀形成第一过孔201和第二过孔202。
S13中在钝化层24的表面上制作至少两个焊点块30可以包括：光刻的方式形成至少两个焊点块30，一个焊点块30通过第一过孔201与透明导电层25连接，至少一个焊点块30通过各个第二过孔202与第一半导体层21连接。
本公开实施例中，焊点块30包括依次层叠的Cr层、第一Al层、第一Ti层、第二Al层、第二Ti层和Au层。
示例性地，Cr层的厚度为100埃500埃，第一Al层的厚度为8000埃至12000埃，第一Ti层的厚度为100埃至500埃，第二Al层的厚度为8000埃至12000埃，第二Ti层的厚度为500埃至1500埃，Au层的厚度为2000埃至5000埃。
例如，Cr层的厚度为200埃，第一Al层的厚度为10000埃，第一Ti层的厚度为200埃，第二Al层的厚度为10000埃，第二Ti层的厚度为1000埃，Au层的厚度为3000埃。
本公开实施例中，制作焊点块30后，制备方法还可以包括：在钝化层24的表面制作保护层60。
示例性地，本公开实施例中，保护层60可以是氧化硅层，氧化硅层的厚度为2000埃。
需要说明的是，在钝化层24的表面生长保护层60后，可以采用光刻技术在保护层60表面刻蚀出露出焊点块30的通孔，以便于通电连接。
最后，可以对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种发光二极管，其特征在于，所述发光二极管包括：基板(10)、外延层(20)、钝化层(24)和至少两个焊点块(30)；
所述外延层(20)包括依次层叠于所述基板(10)上的第一半导体层(21)、多量子阱层(22)和第二半导体层(23)，所述钝化层(24)位于所述第二半导体层(23)上，所述钝化层(24)远离所述基板(10)的表面具有第一过孔(201)和多个第二过孔(202)；
所述焊点块(30)位于所述钝化层(24)远离所述基板(10)的表面，一个所述焊点块(30)通过所述第一过孔(201)与所述第二半导体层(23)连接，至少一个所述焊点块(30)通过所述第二过孔(202)与所述第一半导体层(21)连接。
2.根据权利要求1所述的发光二极管，其特征在于，多个所述第二过孔(202)沿所述外延层(20)的边缘分布。
3.根据权利要求2所述的发光二极管，其特征在于，所述外延层(20)在所述基板(10)上的正投影为矩形，部分所述第二过孔(202)位于所述矩形的角部。
4.根据权利要求3所述的发光二极管，其特征在于，位于所述矩形的角部的所述第二过孔(202)的孔径大于位于所述矩形的侧边的所述第二过孔(202)的孔径。
5.根据权利要求3所述的发光二极管，其特征在于，所述第二过孔(202)靠近所述基板(10)的一端的孔径小于所述第二过孔(202)远离所述基板(10)的一端的孔径。
6.根据权利要求5所述的发光二极管，其特征在于，在所述矩形的长边方向上，所述第二过孔(202)的轴截面的孔壁的倾角，小于在所述矩形的短边方向上，所述第二过孔(202)的轴截面的孔壁的倾角。
7.根据权利要求1至6任一项所述的发光二极管，其特征在于，所述焊点块(30)包括依次层叠的Cr层、第一Al层、第一Ti层、第二Al层、第二Ti层和Au层。
8.根据权利要求1至6任一项所述的发光二极管，其特征在于，所述外延层(20)还包括透明导电层(25)，所述透明导电层(25)位于所述第二半导体层(23)和所述钝化层(24)之间，所述第一过孔(201)与所述透明导电层(25)相对，所述第二过孔(202)在所述基板(10)上的正投影位于所述透明导电层(25)在所述基板(10)上的正投影外。
9.一种发光二极管的制备方法，其特征在于，所述制备方法包括：
提供一基板；
在所述基板上形成外延层和钝化层，所述外延层包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所述钝化层位于所述第二半导体层上，所述钝化层远离所述基板的表面具有第一过孔和多个第二过孔；
在所述钝化层远离所述基板的表面上制作至少两个焊点块，一个所述焊点块通过所述第一过孔与所述第二半导体层连接，至少一个所述焊点块通过所述第二过孔与所述第一半导体层连接。
10.根据权利要求9所述的制备方法，其特征在于，在所述外延层上形成所述第二过孔包括：
在所述钝化层的表面形成光刻胶层，所述光刻胶层具有与所述第二过孔一一对应的第一通孔，从所述光刻胶层远离所述外延层的表面至所述光刻胶层靠近所述外延层的表面的方向上，所述第一通孔的孔壁至所述第一通孔的中心线的间距逐渐减小；
通过所述光刻胶层的第一通孔在所述外延层上刻蚀形成所述第二过孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210928874.8A CN115394896A (zh) | 2022-08-03 | 2022-08-03 | 改善断裂的发光二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210928874.8A CN115394896A (zh) | 2022-08-03 | 2022-08-03 | 改善断裂的发光二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115394896A true CN115394896A (zh) | 2022-11-25 |
Family
ID=84119186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210928874.8A Pending CN115394896A (zh) | 2022-08-03 | 2022-08-03 | 改善断裂的发光二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115394896A (zh) |
-
2022
- 2022-08-03 CN CN202210928874.8A patent/CN115394896A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102323686B1 (ko) | 발광 소자 및 그 제조 방법 | |
| JP2012044171A (ja) | 発光ダイオード構造及びその製造方法 | |
| JP6410870B2 (ja) | 発光ダイオード | |
| TWI816970B (zh) | 發光元件及其製造方法 | |
| CN106057987A (zh) | 用于半导体发光器件的接触 | |
| US8659051B2 (en) | Semiconductor light emitting device and method for manufacturing thereof | |
| TW202036939A (zh) | 發光二極體及其製造方法 | |
| WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
| WO2023093446A1 (zh) | 一种发光二极管芯片、发光装置 | |
| KR20130098760A (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| KR100315140B1 (ko) | 발광다이오드의 제조방법 | |
| CN117012870A (zh) | 改善电极断裂的发光二极管及其制备方法 | |
| CN115394896A (zh) | 改善断裂的发光二极管及其制备方法 | |
| CN114551675A (zh) | 红光微型发光二极管芯片及其制备方法 | |
| CN115472722A (zh) | 改善断裂的发光二极管及其制备方法 | |
| CN114883469B (zh) | 改善电流传导的发光二极管芯片及其制备方法 | |
| CN116779741B (zh) | 一种提升发光亮度的led芯片及其制备方法 | |
| CN115440864A (zh) | 改善发光均匀性的发光二极管及其制备方法 | |
| US20230420605A1 (en) | Substrate structure, manufacturing method therefor, light-emitting device and manufacturing method therefor | |
| KR100756842B1 (ko) | 광추출용 컬럼들을 갖는 발광 다이오드 및 그것을 제조하는방법 | |
| US20230109404A1 (en) | Semiconductor Light-Emitting Device And Preparation Method Thereof | |
| JP3219463B2 (ja) | 発光ダイオードアレイ | |
| CN114824008A (zh) | 高亮发光二极管芯片及其制备方法 | |
| CN114744094A (zh) | 微型发光二极管芯片及其制备方法 | |
| CN118658944A (zh) | 提高固晶可靠性的发光二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |