CN116613255A - 改善晶格失配的发光二极管及其制备方法 - Google Patents
改善晶格失配的发光二极管及其制备方法 Download PDFInfo
- Publication number
- CN116613255A CN116613255A CN202310573184.XA CN202310573184A CN116613255A CN 116613255 A CN116613255 A CN 116613255A CN 202310573184 A CN202310573184 A CN 202310573184A CN 116613255 A CN116613255 A CN 116613255A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- grooves
- light emitting
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 238000003475 lamination Methods 0.000 claims abstract description 26
- 239000011810 insulating material Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 42
- 238000009826 distribution Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 259
- 238000002161 passivation Methods 0.000 description 15
- 229910052594 sapphire Inorganic materials 0.000 description 14
- 239000010980 sapphire Substances 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000005699 Stark effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种改善晶格失配的发光二极管及其制备方法，属于光电子制造技术领域。该发光二极管包括外延叠层，所述外延叠层包括依次层叠的第一半导体层、多量子阱层和第二半导体层；所述第二半导体层远离所述第一半导体层的表面具有露出所述多量子阱层的至少两个第一凹槽，所述至少两个第一凹槽中的每个内填充有透明绝缘材料。本公开实施例能改善多量子阱层之间存在晶格失配的问题，提升外延叠层的晶体质量。
Description
技术领域
本公开涉及光电子制造技术领域，特别涉及一种改善晶格失配的发光二极管及其制备方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
相关技术中，发光二极管包括依次层叠的衬底和外延叠层，其中，外延叠层包括依次层叠的p型层、多量子阱层和n型层。多量子阱层通常包括两种禁带宽度不同的材料依次交叠形成，如蓝绿光发光二极管的多量子阱层采用InGaN层和GaN层交替形成，红光发光二极管的多量子阱层采用InGaAs层和GaAs层交替形成。
然而，由于多量子阱层中采用的两种材料的晶格常数存在差异，在生长时，不同材料原子间距离的差异会在界面处相互作用导致应力的产生，并随着原子的堆砌而累计增大，当应力超过临界界限时，即超过原子间作用力时会以位错的形式释放，造成晶格失配和晶体质量变差的问题，从而影响发光二极管的发光效率。
发明内容
本公开实施例提供了一种改善晶格失配的发光二极管及其制备方法，能改善多量子阱层之间存在晶格失配的问题，提升外延叠层的晶体质量。所述技术方案如下：
一方面，本公开实施例提供了一种发光二极管，所述发光二极管包括外延叠层，所述外延叠层包括依次层叠的第一半导体层、多量子阱层和第二半导体层；所述第二半导体层远离所述第一半导体层的表面具有露出所述多量子阱层的至少两个第一凹槽，所述至少两个第一凹槽中的每个内填充有透明绝缘材料。
可选地，所述第一凹槽的分布密度从所述第二半导体层远离所述第一半导体层的表面的中央区域向边缘区域增大。
可选地，所述第一凹槽的分布间距为5μm至30μm。
可选地，所述第一凹槽在所述第一半导体层的表面上的正投影为条状或圆孔。
可选地，当所述第一凹槽在所述第一半导体层的表面上的正投影为条状时，至少一个所述第一凹槽平行于所述外延叠层的第一侧边，至少一个所述第一凹槽平行于所述外延叠层的第二侧边；当所述第一凹槽在所述第一半导体层的表面上的正投影为圆孔时，至少三个所述第一凹槽的中心连线平行于所述外延叠层的第一侧边，至少三个所述第一凹槽的中心连线平行于所述外延叠层的第二侧边；其中，所述第一侧边和所述第二侧边为所述外延叠层的相邻侧边。
可选地，所述透明绝缘材料包括氧化硅。
可选地，所述第一凹槽的宽度为5μm至30μm。
可选地，所述第二半导体层的表面还具有露出所述第一半导体层的第二凹槽，所述第二凹槽的深度与所述第一凹槽的深度相同，所述第二凹槽用于形成与所述第一半导体层相连的第一电极。
可选地，所述发光二极管还包括第二电极，所述第二电极位于所述第二半导体层远离所述第一半导体层的表面；所述第二电极在所述第一半导体层的表面上的正投影位于所述第一凹槽在所述第一半导体层的表面上的正投影外。
另一方面，本公开实施例还提供了一种发光二极管的制备方法，所述制备方法包括：提供一衬底；在所述衬底上形成外延叠层，所述外延叠层包括依次层叠的第一半导体层、多量子阱层和第二半导体层；在所述第二半导体层远离所述第一半导体层的表面形成至少两个第一凹槽，所述至少两个第一凹槽露出所述多量子阱层；在所述第一凹槽内填充透明绝缘材料。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的发光二极管的外延叠层的第二半导体层的表面具有露出多量子阱层的第一凹槽，且第一凹槽内填充有透明绝缘材料。这样在外延叠层的表面形成延伸至多量子阱层的多个第一凹槽，让多个第一凹槽将外延叠层分割成多个不同的区块，可以有效释放外延叠层的应力，改善多量子阱层之间存在晶格失配的问题，提升外延叠层的晶体质量；还能屏蔽内建电场导致的斯塔克效应，提高多量子阱层的内量子效率，从而提升发光二极管的发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管的俯视图；
图2是图1提供的一种A-A截面图；
图3是本公开实施例提供的另一种发光二极管的俯视图；
图4是本公开实施例提供的一种发光二极管的制备方法的流程图。
图中各标记说明如下：
10、衬底；
20、外延叠层；21、第一半导体层；22、多量子阱层；23、第二半导体层；
31、第一凹槽；32、第二凹槽；
41、第一电极；42、第二电极；
50、透明导电层；
60、钝化层；
70、电流阻挡层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种发光二极管的俯视图。图2是图1提供的一种A-A截面图。如图1、2所示，该发光二极管包括依次层叠的衬底10和外延叠层20，外延叠层20包括依次层叠的第一半导体层21、多量子阱层22和第二半导体层23。
如图2所示，第二半导体层23远离第一半导体层21的表面具有露出多量子阱层22的至少两个第一凹槽31，至少两个第一凹槽31中的每个内填充有透明绝缘材料。
本公开实施例提供的发光二极管的外延叠层20的第二半导体层23的表面具有露出多量子阱层22的第一凹槽31，且第一凹槽31内填充有透明绝缘材料。这样在外延叠层20的表面形成延伸至多量子阱层22的多个第一凹槽31，让多个第一凹槽31将外延叠层20分割成多个不同的区块，可以有效释放外延叠层20的应力，改善多量子阱层22之间存在晶格失配的问题，提升外延叠层20的晶体质量；还能屏蔽内建电场导致的斯塔克效应，提高多量子阱层22的内量子效率，从而提升发光二极管的发光效率。
可选地，如图1、2所示，第二半导体层23的表面具有多个间隔排布的第一凹槽31。
其中，如图2所示，第一凹槽31的分布密度从第二半导体层23远离第一半导体层21的表面的中央区域向边缘区域增大。
通过设置多个第一凹槽31，能将外延叠层20分割成多个不同的区块，以有效释放外延叠层20的应力。
并且，在外延叠层20上发光强度较高的区域(中央区域)上，第一凹槽31的分布密度越小，即在外延叠层20上发光强度较高的区域，第一凹槽31的分布更加稀疏；在外延叠层20上发光强度较低的区域(边缘区域)，第一凹槽31的分布更加密集。由于在外延叠层20上设置第一凹槽31后会牺牲外延叠层20的发光面积，因此，在外延叠层20上发光强度不高的地方设置更多的第一凹槽31，而在外延叠层20上发光强度较高的地方设置更少的第一凹槽31，以减少设置第一凹槽31对外延叠层20的发光面积带来的负面影响。
可选地，外延叠层20的边缘区域的第一凹槽31的分布间距高于外延叠层20的中央区域的第一凹槽31的分布间距。
由于发光二极管中位于外延叠层20的边缘区域的载流子注入效率低，因此，发光二极管在边缘区域的发光强度较弱，所以，可以让外延叠层20的边缘区域上的第一凹槽31的分布间距更小，以在外延叠层20的边缘区域设置更多的第一凹槽31，以最大程度地释放外延叠层20的应力。
而发光二极管中位于外延叠层20的中央区域的载流子注入效率高，因此，发光二极管在中央区域的发光强度较高，所以，可以让外延叠层20的中央区域上的第一凹槽31的分布间距更大，以在外延叠层20的中央区域设置更少的第一凹槽31，以减少设置第一凹槽31对外延叠层20的发光面积带来的负面影响。
可选地，第一凹槽31的分布间距H为5μm至30μm。
示例性地，第一凹槽31在外延叠层20的边缘区域的分布间距H为5μm至10μm。
其中，外延叠层20的边缘区域可以是外延叠层的表面上，从外延叠层的侧边至外延叠层的中部方向上，设定距离范围内的框形区域。例如，设定距离可以是30μm至100μm。外延叠层20的表面上位于边缘区域内的剩余区域为中央区域。
作为一种示例，本公开实施例中，第一凹槽31在外延叠层20的边缘区域的分布间距为6μm。
通过将第一凹槽31在外延叠层20的边缘区域的分布间距设置在上述范围内，能在外延叠层20的边缘区域形成更多的第一凹槽31，以最大程度地释放外延叠层20的应力。
示例性地，第一凹槽31在外延叠层20的中央区域的分布间距为5μm至30μm。
作为一种示例，本公开实施例中，第一凹槽31在外延叠层20的中央区域的分布间距为10μm。
通过将第一凹槽31在外延叠层20的中央区域的分布间距设置在上述范围内，能在外延叠层20的中央区域设置更少的第一凹槽31，以减少设置第一凹槽31对外延叠层20的发光面积带来的负面影响。
示例性地，如图2所示，第一凹槽31在第一半导体层21的表面上的正投影为条状。
其中，当第一凹槽31在第一半导体层21的表面上的正投影为条状时，至少一个第一凹槽31平行于外延叠层20的第一侧边，至少一个第一凹槽31平行于外延叠层20的第二侧边，第一侧边和第二侧边为外延叠层20的相邻侧边。
如图1所示，位于外延叠层20的中央区域的第一凹槽31沿外延叠层20的一条侧边延伸。且位于外延叠层20的中央区域的第一凹槽31的分布密度小于位于外延叠层20的边缘区域的第一凹槽31的分布密度。这样能减少设置第一凹槽31对外延叠层20的发光面积带来的负面影响。
示例性地，图3是本公开实施例提供的另一种发光二极管的俯视图。如图3所示，第一凹槽31在第一半导体层21的表面上的正投影为圆孔。
如图3所示，当第一凹槽31在第一半导体层21的表面上的正投影为圆孔时，至少三个第一凹槽31的中心连线平行于外延叠层20的第一侧边，至少三个第一凹槽31的中心连线平行于外延叠层20的第二侧边；第一侧边和第二侧边为外延叠层20的相邻侧边。
通过将第二凹槽32设置成孔状，能减少第二凹槽32在外延叠层20的表面上的面积占比，在满足释放外延叠层20应力的情况下，还能减少外延叠层20被挖槽的区域，以保证外延叠层20的发光面积。
本公开实施例中，透明绝缘材料包括氧化硅。氧化硅具有良好的绝缘性能，通过在第一凹槽31内填充氧化硅，能避免设置第一凹槽31后，外延叠层20的不同半导体层之间通过凹槽相连而发生短路的问题。同时，氧化硅还有良好的透光性，因此，在外延叠层20中填充氧化硅后，也不会遮挡外延叠层20发出的光线，保证发光二极管的发光效果。
可选地，第一凹槽31的宽度L为5μm至30μm。
其中，如图2所示，第一凹槽31的宽度为图2中示意的第一凹槽31在平行于衬底10方向上的长度。
通过将第一凹槽31的宽度设置在上述范围内，能避免第一凹槽31的宽度设置过小而起不到释放外延叠层20应力的作用；还能避免第一凹槽31设置过宽而除去了外延叠层20上较多的发光区域，降低发光二极管的发光效果。
示例性地，第一凹槽31的宽度为10μm。
可选地，如图2所示，第二半导体层23远离衬底10的表面还具有露出第一半导体层21的第二凹槽32，第二凹槽32的深度与第一凹槽31的深度相同，第二凹槽32用于形成与第一半导体层21相连的第一电极41。
本公开实施例中，第二凹槽32露出第一半导体层21的表面，第二凹槽32用于形成第一电极41，使得第一电极41能与第一半导体层21电性连接，以便于实现载流子的注入。
其中，通过将第一凹槽31和第二凹槽32的深度设置相同，这样在制作第一凹槽31和第二凹槽32时，可以直接通过一次刻蚀工艺形成，以便于提升发光二极管的制备效率。
可选地，如图2所示，发光二极管还包括第二电极42，第二电极42位于第二半导体层23远离第一半导体层21的表面。
其中，第二电极42在第一半导体层21的表面上的正投影位于第一凹槽31在第一半导体层21的表面上的正投影外。
本公开实施例中，第二电极42设置在第二半导体层23的表面，即第二电极42与第二半导体层23电性连接，通过第二电极42能实现将载流子向第二半导体层23注入的目的。
由于第二电极42是用于向第二半导体层23注入载流子的，因此，在第二电极42的下方不设置第一凹槽31，以避免设置第一凹槽31后，降低了第二半导体层23与第一电极41相对的面积，从而影响载流子注入的效率。
可选地，如图2所示，在第二半导体层23的表面和第二凹槽32内均设有电流阻挡层70，电流阻挡层70具有过孔。
可选地，如图2所示，发光二极管还包括透明导电层50，透明导电层50位于第二半导体层23的表面和位于第二半导体层23上的电流阻挡层70的表面，透明导电层50的表面具有露出电流阻挡层70的过孔的通孔。
本公开实施例中，第二电极42设置在透明导电层50上，且依次通过透明导电层50的通孔和电流阻挡层70的过孔与第二半导体层23连接。
示例性地，透明导电层50可以是氧化铟锡(Indium Tin Oxide，简称ITO)层。氧化铟锡层具有良好的透射率和低电阻率，采用氧化铟锡层作为透明导电层50能使得更多的光线从透明导电层50透射出，因而保证出光效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
示例性地，透明导电层50可以是氧化铟锌(Indium Zinc Oxide，简称IZO)层。氧化铟锌层具有良好的透射率和低电阻率，采用氧化铟锌层作为透明导电层50能使得更多的光线从透明导电层50透射出，因而保证出光效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
作为示例，透明导电层50的厚度可以为1000埃至5000埃。例如，透明导电层50的厚度为2000埃。
可选地，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
示例性地，第一半导体层21为n型层，第二半导体层23为p型层。
可选地，第一半导体层21为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
可选地，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，第二半导体层23为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
如图2所示，第二凹槽32露出n型GaN层，位于第二凹槽32内的第一电极41为n电极。
可选地，衬底10为蓝宝石衬底10。蓝宝石衬底10透光率比较高，即衬底10为透明衬底10。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
可选地，如图2所示，发光二极管还包括钝化层60。
如图1所示，钝化层60至少位于外延叠层20的表面、透明导电层50的表面、第一电极41的表面、第二凹槽32内和第二电极42的表面。
其中，钝化层60具有分别露出第一电极41和第二电极42的两个通孔，以便于外部电源通过通孔向两个电极通电。
示例性地，钝化层60可以是分布式布拉格反射镜(Distributed BraggReflection，简称DBR层)，DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是800埃至1200埃，TiO2层的厚度可以是500埃至900埃。
DBR层除了具有钝化作用外，还用于将从多量子阱层22射向DBR层的光反射至衬底10，提高出光效果。
图4是本公开实施例提供的一种发光二极管的制备方法的流程图。该方法用于制备图2所示的发光二极管。如图4所示，该制备方法包括：
S11：提供一衬底10。
S12：在衬底10上形成外延叠层20。
其中，外延叠层20包括依次层叠的第一半导体层21、多量子阱层22和第二半导体层23。
S13：在第二半导体层23远离第一半导体层21的表面形成至少两个第一凹槽31。
其中，至少两个第一凹槽31露出多量子阱层。
S14：在第一凹槽31内填充透明绝缘材料。
该种制备方法制备的发光二极管包括依次层叠的衬底10和外延叠层20，在外延叠层20的第二半导体层23的表面具有露出多量子阱层22的第一凹槽31，且第一凹槽31内填充有透明绝缘材料。这样在外延叠层20的表面形成延伸至多量子阱层22的第一凹槽31，让第一凹槽31能将外延叠层20分割成多个不同的区块，可以有效释放外延叠层20的应力，改善多量子阱层22之间存在晶格失配的问题，提升外延叠层20的晶体质量；还能屏蔽内建电场导致的斯塔克效应，提高多量子阱层22的内量子效率，从而提升发光二极管的发光效率。
在步骤S11中，衬底10为蓝宝石衬底10、硅衬底10或碳化硅衬底10。衬底10可以为平片衬底10，也可以为图形化衬底10。
作为示例，本公开实施例中，衬底10为蓝宝石衬底10。蓝宝石衬底10为一种常用衬底10，技术成熟，成本低。具体可以为图形化蓝宝石衬底10或蓝宝石平片衬底10。
其中，可以对蓝宝石衬底10进行预处理，将蓝宝石衬底10置于MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底10进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底10进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
步骤S12中在衬底10上生长外延叠层20可以包括：通过MOCVD技术在蓝宝石衬底10上依次形成第一半导体层21、多量子阱层22和第二半导体层23。
示例性地，外延叠层20包括依次层叠的n型GaN层、多量子阱层22和n型GaN层。
可选地，n型GaN层的厚度可为0.5μm至3μm。
n型GaN层的生长温度可为1000℃至1100℃，n型GaN层的生长压力可为100torr至300torr。
可选地，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
生长多量子阱层22时，MOCVD反应室压力控制在200torr。生长InGaN量子阱层时，反应室温度为760℃至780℃。生长GaN量子垒层时，反应室温度为860℃至890℃。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，p型GaN层的厚度可为0.5μm至3μm。
生长p型GaN层时，p型GaN层的生长压力可为200Torr至600Torr，p型GaN层的生长温度可为800℃至1000℃。
步骤S13可以包括：刻蚀外延叠层20，在第二半导体层23远离衬底10的表面形成第一凹槽31和第二凹槽32。
其中，刻蚀凹槽可以通过干法蚀刻实现，也可以利用光刻搭配湿法蚀刻，如H3PO4/H2SO4的混合溶液进行蚀刻，或者采用激光正面划片的实现。
示例性地，如图1、2所示，第二半导体层23的表面具有多个间隔排布的第一凹槽31。
可选地，如图2所示，外延叠层20的边缘区域的第一凹槽31的分布间距高于外延叠层20的中央区域的第一凹槽31的分布间距。
示例性地，第一凹槽31在外延叠层20的边缘区域的分布间距为5μm至10μm。第一凹槽31在外延叠层20的中央区域的分布间距为5μm至30μm。
示例性地，如图2所示，第一凹槽31在平行于衬底10方向上的截面呈条状。
示例性地，第一凹槽31在平行于衬底10方向上的截面呈孔状。
示例性地，第一凹槽31的宽度为10μm。
可选地，如图2所示，第二半导体层23远离衬底10的表面还具有露出第一半导体层21的第二凹槽32，第二凹槽32的深度与第一凹槽31的深度相同，第二凹槽32用于形成与第一半导体层21相连的第一电极41。
步骤S14可以包括：在第二半导体层23的表面、第一凹槽31和第二凹槽32内沉积氧化硅材料，让氧化硅材料填满第一凹槽31，并去除第二半导体层23的表面和第二凹槽32内的氧化硅材料。
在步骤S14之后可以包括以下几步：
第一步，在p型GaN层的表面和第二凹槽32的表面制作电流阻挡层70。
第二步，在p型GaN层的表面和电流阻挡层70的表面形成透明导电层50。
示例性地，透明导电层50为氧化铟锡层或氧化铟锌层。
示例性地，透明导电层50的厚度均可以为1000埃至5000埃。例如，透明导电层50的厚度为2000埃。
第三步，在第二凹槽32的电流阻挡层70的表面制作第一电极41，使第一电极41通过电流阻挡层70的过孔与n型GaN层连接。
同时，在电流阻挡层70的表面制作第二电极42，使第二电极42通过电流阻挡层70的过孔与p型GaN层连接，且让第二电极42与透明导电层50连接。
第四步，在p型GaN层的表面、透明导电层50的表面、第一电极41的表面、第二电极42的表面和第二凹槽32内形成钝化层60。
其中，钝化层60可以是DBR层，DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是800埃至1200埃，TiO2层的厚度可以是500埃至900埃。
形成钝化层60后，还需要在钝化层60的表面刻蚀形成两个通孔。
其中一个通孔露出第一电极41，另一个通孔露出第二电极42。
在钝化层60上刻蚀形成两个通孔后，制备方法还包括：在钝化层60的表面上制作第一焊点块和第二焊点块。
其中，第一焊点块通过一个通孔与第一电极41连接，第二焊点块通过另一个通孔与第二电极42连接。
示例性地，第一焊点块和第二焊点块均可以是依次层叠的第一Al层、第一Ti层、第二Al层、第二Ti层和Au层。
本公开实施例中，制作焊点块后，制备方法还可以包括：在钝化层60的表面制作保护层。
示例性地，本公开实施例中，保护层可以是氧化硅层，氧化硅层的厚度为2000埃。
需要说明的是，在钝化层60的表面生长保护层后，可以采用光刻技术在保护层表面刻蚀出露出焊点块的通孔，以便于通电连接。
最后，可以对蓝宝石衬底10进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种发光二极管，其特征在于，所述发光二极管包括外延叠层(20)，所述外延叠层(20)包括依次层叠的第一半导体层(21)、多量子阱层(22)和第二半导体层(23)；
所述第二半导体层(23)远离所述第一半导体层(21)的表面具有露出所述多量子阱层(22)的至少两个第一凹槽(31)，所述至少两个第一凹槽(31)中的每个内填充有透明绝缘材料。
2.根据权利要求1所述的发光二极管，其特征在于，所述第一凹槽(31)的分布密度从所述第二半导体层(23)远离所述第一半导体层(21)的表面的中央区域向边缘区域增大。
3.根据权利要求2所述的发光二极管，其特征在于，所述第一凹槽(31)的分布间距为5μm至30μm。
4.根据权利要求2所述的发光二极管，其特征在于，所述第一凹槽(31)在所述第一半导体层(21)的表面上的正投影为条状或圆孔。
5.根据权利要求4所述的发光二极管，其特征在于，当所述第一凹槽(31)在所述第一半导体层(21)的表面上的正投影为条状时，至少一个所述第一凹槽(31)平行于所述外延叠层(20)的第一侧边，至少一个所述第一凹槽(31)平行于所述外延叠层(20)的第二侧边；当所述第一凹槽(31)在所述第一半导体层(21)的表面上的正投影为圆孔时，至少三个所述第一凹槽(31)的中心连线平行于所述外延叠层(20)的第一侧边，至少三个所述第一凹槽(31)的中心连线平行于所述外延叠层(20)的第二侧边；其中，所述第一侧边和所述第二侧边为所述外延叠层(20)的相邻侧边。
6.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述透明绝缘材料包括氧化硅。
7.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述第一凹槽(31)的宽度为5μm至30μm。
8.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述第二半导体层(23)的表面还具有露出所述第一半导体层(21)的第二凹槽(32)，所述第二凹槽(32)的深度与所述第一凹槽(31)的深度相同，所述第二凹槽(32)用于形成与所述第一半导体层(21)相连的第一电极(41)。
9.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述发光二极管还包括第二电极(42)，所述第二电极(42)位于所述第二半导体层(23)远离所述第一半导体层(21)的表面；
所述第二电极(42)在所述第一半导体层(21)的表面上的正投影位于所述第一凹槽(31)在所述第一半导体层(21)的表面上的正投影外。
10.一种发光二极管的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上形成外延叠层，所述外延叠层包括依次层叠的第一半导体层、多量子阱层和第二半导体层；
在所述第二半导体层远离所述第一半导体层的表面形成至少两个第一凹槽，所述至少两个第一凹槽露出所述多量子阱层；
在所述第一凹槽内填充透明绝缘材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310573184.XA CN116613255A (zh) | 2023-05-19 | 2023-05-19 | 改善晶格失配的发光二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310573184.XA CN116613255A (zh) | 2023-05-19 | 2023-05-19 | 改善晶格失配的发光二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116613255A true CN116613255A (zh) | 2023-08-18 |
Family
ID=87681256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310573184.XA Pending CN116613255A (zh) | 2023-05-19 | 2023-05-19 | 改善晶格失配的发光二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116613255A (zh) |
-
2023
- 2023-05-19 CN CN202310573184.XA patent/CN116613255A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4927042B2 (ja) | 光子結晶発光素子及びその製造方法 | |
| KR101269053B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| KR101258583B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| CN101807650B (zh) | 具有分布布拉格反射层的氮化镓基高亮度发光二极管及其制作工艺 | |
| KR101111750B1 (ko) | 반도체 발광 소자 | |
| CN104396032A (zh) | 设置有在其后侧上具有图案的基板的发光二极管及其制造方法 | |
| US20240297207A1 (en) | Light emitting device | |
| KR100504178B1 (ko) | 발광 다이오드 및 그의 제조방법 | |
| KR100748247B1 (ko) | 질화물계 반도체 발광다이오드 및 그 제조방법 | |
| CN117747729A (zh) | 改善发光效果的发光二极管及其制备方法 | |
| KR20120012926A (ko) | 반도체 발광소자 및 제조 방법 | |
| KR101625132B1 (ko) | 비극성 기판을 채택한 발광 다이오드 | |
| CN117012870A (zh) | 改善电极断裂的发光二极管及其制备方法 | |
| KR100648812B1 (ko) | 질화 갈륨계 발광 다이오드 및 그 제조방법 | |
| CN111261760B (zh) | 发光元件 | |
| KR100495004B1 (ko) | 발광다이오드 및 그 제조방법 | |
| CN116613255A (zh) | 改善晶格失配的发光二极管及其制备方法 | |
| CN117096241A (zh) | 发光二极管及发光装置 | |
| CN113130713A (zh) | 发光元件及其制造方法 | |
| KR100891800B1 (ko) | 발광소자 어레이 제조방법 및 발광소자 어레이 | |
| KR101205437B1 (ko) | 반도체 발광 소자 | |
| KR100644215B1 (ko) | 발광소자와 그 제조방법 | |
| KR101055778B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
| CN113707780B (zh) | 微型发光二极管芯片及其制备方法 | |
| KR101139915B1 (ko) | 내정전성 발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |