JPH03794B2 - - Google Patents
Info
- Publication number
- JPH03794B2 JPH03794B2 JP61027953A JP2795386A JPH03794B2 JP H03794 B2 JPH03794 B2 JP H03794B2 JP 61027953 A JP61027953 A JP 61027953A JP 2795386 A JP2795386 A JP 2795386A JP H03794 B2 JPH03794 B2 JP H03794B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- superconductor
- resistor
- wiring
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 20
- 239000002887 superconductor Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53285—Conductive materials containing superconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は、超伝導体集積回路の製造方法に於い
て、ウエハ上に抵抗薄膜及び超伝導体薄膜を真空
を破らずに連続して形成してから抵抗の形状に加
工することに依り、抵抗と超伝導体電極との間に
酸化膜や汚染物質が介在して接触抵抗が増加し、
抵抗値が経時的に変動したり、超伝導体電極・配
線が劣化するのを防止できるようにしたものであ
る。
て、ウエハ上に抵抗薄膜及び超伝導体薄膜を真空
を破らずに連続して形成してから抵抗の形状に加
工することに依り、抵抗と超伝導体電極との間に
酸化膜や汚染物質が介在して接触抵抗が増加し、
抵抗値が経時的に変動したり、超伝導体電極・配
線が劣化するのを防止できるようにしたものであ
る。
本発明は、薄膜抵抗を有する超伝導集積回路を
製造するのに好適な方法に関する。
製造するのに好適な方法に関する。
一般に、超伝導集積回路に於いては、超伝導体
材料としてNb、NbN等が用いられ、また、抵抗
体材料としてはTi、Au／Ti、Mo、Pd等が用い
られている。
材料としてNb、NbN等が用いられ、また、抵抗
体材料としてはTi、Au／Ti、Mo、Pd等が用い
られている。
通常、薄膜抵抗を作成する場合、スパツタ法或
いは蒸着法などで形成した抵抗体薄膜をフオト工
程及びエツチング工程を経ることに依り、抵抗の
形状に加工し、その後、超伝導体配線を形成する
ようにしている。
いは蒸着法などで形成した抵抗体薄膜をフオト工
程及びエツチング工程を経ることに依り、抵抗の
形状に加工し、その後、超伝導体配線を形成する
ようにしている。
第７図乃至第１２図は超伝導集積回路に於ける
薄膜抵抗を形成する従来技術を解説する為の工程
要所に於ける超伝導集積回路の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
薄膜抵抗を形成する従来技術を解説する為の工程
要所に於ける超伝導集積回路の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
第７図参照
(1) 例えば、Si基板上にNbのグランド・プレー
ンやSiO2の絶縁膜などが積層されたウエハ１
１上にMo膜１２を形成する。
ンやSiO2の絶縁膜などが積層されたウエハ１
１上にMo膜１２を形成する。
第８図参照
(2) 通常のフオト・リソグラフイ技術に於けるレ
ジスト・プロセスを適用して抵抗の形状を有す
るフオト・レジスト膜１３を形成し、それをマ
スクとして反応性イオン・エツチング
（reactive ion etching：RIE）法にてMo膜１
２のエツチングを行い抵抗１２′とする。
ジスト・プロセスを適用して抵抗の形状を有す
るフオト・レジスト膜１３を形成し、それをマ
スクとして反応性イオン・エツチング
（reactive ion etching：RIE）法にてMo膜１
２のエツチングを行い抵抗１２′とする。
第９図参照
(3) フオト・レジスト膜１３を除去してから、新
たに抵抗１２′上の保護膜を形成すべき部分に
開口を有するフオト・レジスト膜１３′を形成
し、その上からSiO2膜１４を形成する。
たに抵抗１２′上の保護膜を形成すべき部分に
開口を有するフオト・レジスト膜１３′を形成
し、その上からSiO2膜１４を形成する。
第１０図参照
(4) フオト・レジスト膜１３′を溶解して除去す
ることに依り、その上のSiO2膜１４も同時に
除去し、所謂、リフト・オフ法に依るパターニ
ングを行なう。
ることに依り、その上のSiO2膜１４も同時に
除去し、所謂、リフト・オフ法に依るパターニ
ングを行なう。
これに依り、抵抗１２′は電極・配線がコン
タクトする部分以外はSiO2膜１４で覆われる。
タクトする部分以外はSiO2膜１４で覆われる。
第１１図参照
(5) 全面にスパツタ法或いは蒸着法を適用するこ
とに依り、Nb膜１５を形成する。
とに依り、Nb膜１５を形成する。
第１２図参照
(6) Nb膜１５をパターニングして配線とする。
前記のようにして形成された薄膜抵抗１２′は
工程(2)から(4)までの間に大気に曝されたり、或い
は、水洗されたりする。従つて、第１２図に矢印
で示した部分は、酸化膜が形成されたり、汚染さ
れたりして、Nb膜１５からなる配線との接触抵
抗が増加し易い。工程(5)でNb膜１５を形成する
前に、スパツタ・クリーニングする技術も開発さ
れているが、それでも充分に酸化膜等を除去しき
れない状態である。また、NbはＯに対するゲツ
タ作用がある為、水分或いはＯの存在に依り、酸
化膜が形成されたり、汚染物質の為に抵抗値が経
時的に変動したり、配線そのものが劣化すること
もある。
工程(2)から(4)までの間に大気に曝されたり、或い
は、水洗されたりする。従つて、第１２図に矢印
で示した部分は、酸化膜が形成されたり、汚染さ
れたりして、Nb膜１５からなる配線との接触抵
抗が増加し易い。工程(5)でNb膜１５を形成する
前に、スパツタ・クリーニングする技術も開発さ
れているが、それでも充分に酸化膜等を除去しき
れない状態である。また、NbはＯに対するゲツ
タ作用がある為、水分或いはＯの存在に依り、酸
化膜が形成されたり、汚染物質の為に抵抗値が経
時的に変動したり、配線そのものが劣化すること
もある。
本発明は、超伝導集積回路に於ける抵抗と超伝
導体配線との接触抵抗が低く維持され、その結
果、抵抗の値が長期に亙り正確に保たれるような
超伝導集積回路の製造方法を提供する。
導体配線との接触抵抗が低く維持され、その結
果、抵抗の値が長期に亙り正確に保たれるような
超伝導集積回路の製造方法を提供する。
本発明の超伝導集積回路の製造方法では、ウエ
ハ（例えばウエハ１）上に抵抗薄膜（例えばMo
膜２）及び超伝導体薄膜（例えばNb膜３）を連
続して形成してから両薄膜を抵抗の形状に加工
し、次いで、マスク（例えばフオト・レジスト膜
５）を形成してから前記超伝導体薄膜の配線コン
タクト部分以外を除去し、次いで、マスクをその
まま残した状態で絶縁膜（例えばSiO2膜６）を
形成し、次いで、前記マスクを除去して前記絶縁
膜のパターニングを行つてから超伝導体配線（例
えばNb膜７）を形成する工程が含まれている。
ハ（例えばウエハ１）上に抵抗薄膜（例えばMo
膜２）及び超伝導体薄膜（例えばNb膜３）を連
続して形成してから両薄膜を抵抗の形状に加工
し、次いで、マスク（例えばフオト・レジスト膜
５）を形成してから前記超伝導体薄膜の配線コン
タクト部分以外を除去し、次いで、マスクをその
まま残した状態で絶縁膜（例えばSiO2膜６）を
形成し、次いで、前記マスクを除去して前記絶縁
膜のパターニングを行つてから超伝導体配線（例
えばNb膜７）を形成する工程が含まれている。
前記手段によれば、抵抗薄膜と超伝導体薄膜と
の間には酸化物や汚染物質が存在しないから、大
きな接触抵抗は存在せず、また、抵抗値の経時変
化或いは超伝導体配線の経時劣化も発生せず、長
期に亙り正確な値を維持する抵抗を持つ超伝導集
積回路を得ることができる。
の間には酸化物や汚染物質が存在しないから、大
きな接触抵抗は存在せず、また、抵抗値の経時変
化或いは超伝導体配線の経時劣化も発生せず、長
期に亙り正確な値を維持する抵抗を持つ超伝導集
積回路を得ることができる。
第１図乃至第６図は本発明一実施例を解説する
為の工程要所に於ける超伝導集積回路の要部切断
側面図であり、以下、これ等の図を参照しつつ説
明する。
為の工程要所に於ける超伝導集積回路の要部切断
側面図であり、以下、これ等の図を参照しつつ説
明する。
第１図参照
(1) スパツタ法或いは蒸着法を適用することに依
り、ウエハ１上にMo膜２とNb膜３を真空を破
ることなく連続して成長させる。
り、ウエハ１上にMo膜２とNb膜３を真空を破
ることなく連続して成長させる。
このようにすると、Mo膜２の表面は酸化さ
れることがないので、Nb膜３との間に接触抵
抗が生ずることはない。
れることがないので、Nb膜３との間に接触抵
抗が生ずることはない。
この場合、Mo膜２の厚さは、希望する抵抗
の値により異なるが、500〜2000〔Å〕程度であ
り、また、Nb膜３はMo膜２の保護膜として用
いるものであるから、500〜1000〔Å〕程度で良
い。
の値により異なるが、500〜2000〔Å〕程度であ
り、また、Nb膜３はMo膜２の保護膜として用
いるものであるから、500〜1000〔Å〕程度で良
い。
第２図参照
(2) 通常のフオト・リソグラフイ技術に於けるレ
ジスト・プロセスを適用することに依り、抵抗
の形状を成すフオト・レジスト膜４を形成す
る。
ジスト・プロセスを適用することに依り、抵抗
の形状を成すフオト・レジスト膜４を形成す
る。
(3) エツチング・ガスをRIE法を適用することに
依り、フオト・レジスト膜４をマスクとして
Nb膜３及びMo膜２を抵抗の形状に加工する。
依り、フオト・レジスト膜４をマスクとして
Nb膜３及びMo膜２を抵抗の形状に加工する。
尚、この場合のエツチング・ガスとしては、
CF4＋O2（５〔％〕）
を用いて良い。
第３図参照
(4) 通常のフオト・リソグラフイ技術に於けるレ
ジスト・プロセスを適用することに依り、配線
コンタクトをとる部分を覆うフオト・レジスト
膜５を形成する。
ジスト・プロセスを適用することに依り、配線
コンタクトをとる部分を覆うフオト・レジスト
膜５を形成する。
(5) RIE法を適用することに依り、フオト・レジ
スト膜５をマスクとしてNb膜３のエツチング
を行う。
スト膜５をマスクとしてNb膜３のエツチング
を行う。
この場合のエツチング・ガスも、
CF4＋O2（５〔％〕）
を用いて良い。
第４図参照
(6) 蒸着法を適用することに依り、SiO2膜６を
厚さ約2000〔Å〕程度に形成する。
厚さ約2000〔Å〕程度に形成する。
このSiO2膜６はMo膜２を大気或いは水洗工
程から保護する役割を果している。尚、SiO2
膜６はスパツタリングで成膜したSiO2膜に代
替しても良い。
程から保護する役割を果している。尚、SiO2
膜６はスパツタリングで成膜したSiO2膜に代
替しても良い。
第５図参照
(7) フオト・レジスト膜５を溶解して除去するこ
とに依り、その上に形成されたSiO2（或いは
SiO2）膜６も除去する。
とに依り、その上に形成されたSiO2（或いは
SiO2）膜６も除去する。
(8) スパツタ・クリーニング法を適用することに
依り、Ar雰囲気中でNb膜３の表面に於ける酸
化膜や汚染物質を除去し、引き続き、スパツタ
法を適用することに依り、超伝導体配線の為の
Nb膜７を厚さ約3000〔Å〕以上に形成する。
依り、Ar雰囲気中でNb膜３の表面に於ける酸
化膜や汚染物質を除去し、引き続き、スパツタ
法を適用することに依り、超伝導体配線の為の
Nb膜７を厚さ約3000〔Å〕以上に形成する。
第６図参照
(9) 通常のフオト・リソグラフイ技術に於けるレ
ジスト・プロセス及びRIE法を適用することに
依り、Nb膜７のパターニングを行い、配線を
形成する。
ジスト・プロセス及びRIE法を適用することに
依り、Nb膜７のパターニングを行い、配線を
形成する。
前記のようにして製造した超伝導集積回路に於
いては、抵抗であるMo膜２と超伝導体電極・配
線の一部であるNb膜３との間には酸化膜、汚染
物質などが全く存在しないので、その接触抵抗を
極めて低い値に維持する。
いては、抵抗であるMo膜２と超伝導体電極・配
線の一部であるNb膜３との間には酸化膜、汚染
物質などが全く存在しないので、その接触抵抗を
極めて低い値に維持する。
本発明は、超伝導集積回路の製造方法に於い
て、ウエハ上に抵抗薄膜及び超伝導体薄膜を真空
を破らずに連続して形成してから抵抗の形状に加
工する構成を採っている。
て、ウエハ上に抵抗薄膜及び超伝導体薄膜を真空
を破らずに連続して形成してから抵抗の形状に加
工する構成を採っている。
この構成に依ると、抵抗と超伝導体電極との間
に酸化膜や汚染物質が介在して接触抵抗が増加し
たり、抵抗値が経時的に変動したり、超伝導体電
極・配線が劣化するのを防止することができ、長
期に亙り正確な値を維持する抵抗を持つ超伝導集
積回路を得ることができる。
に酸化膜や汚染物質が介在して接触抵抗が増加し
たり、抵抗値が経時的に変動したり、超伝導体電
極・配線が劣化するのを防止することができ、長
期に亙り正確な値を維持する抵抗を持つ超伝導集
積回路を得ることができる。
第１図乃至第６図は本発明一実施例を説明する
為の工程要所に於ける超伝導集積回路の要部切断
側面図、第７図乃至第１２図は従来例を説明する
為の工程要所に於ける超伝導集積回路の要部切断
側面図をそれぞれ表している。 図に於いて、１はウエハ、２はMo膜、３はNb
膜、４はフオト・レジスト膜、５はフオト・レジ
スト膜、６はSiO2（或いはSiO2）膜、７はNb膜
をそれぞれ示している。
為の工程要所に於ける超伝導集積回路の要部切断
側面図、第７図乃至第１２図は従来例を説明する
為の工程要所に於ける超伝導集積回路の要部切断
側面図をそれぞれ表している。 図に於いて、１はウエハ、２はMo膜、３はNb
膜、４はフオト・レジスト膜、５はフオト・レジ
スト膜、６はSiO2（或いはSiO2）膜、７はNb膜
をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 １ ウエハ上に抵抗薄膜及び超伝導体薄膜を連続
して形成してから両薄膜を抵抗の形状に加工し、 次いで、マスクを形成してから前記超伝導体薄
膜の配線コンタクト部分以外を除去し、 次いで、マスクをそのまま残した状態で絶縁膜
を形成し、 次いで、前記マスクを除去して前記絶縁膜のパ
ターニングを行つてから超伝導体配線を形成する
工程が含まれてなること を特徴とする超伝導集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61027953A JPS62186577A (ja) | 1986-02-13 | 1986-02-13 | 超伝導集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61027953A JPS62186577A (ja) | 1986-02-13 | 1986-02-13 | 超伝導集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62186577A JPS62186577A (ja) | 1987-08-14 |
| JPH03794B2 true JPH03794B2 (ja) | 1991-01-08 |
Family
ID=12235255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61027953A Granted JPS62186577A (ja) | 1986-02-13 | 1986-02-13 | 超伝導集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62186577A (ja) |
-
1986
- 1986-02-13 JP JP61027953A patent/JPS62186577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62186577A (ja) | 1987-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4432134A (en) | Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices | |
| JPH08241883A (ja) | 薄膜抵抗のエッチング方法 | |
| JPS6161280B2 (ja) | ||
| US5068694A (en) | Josephson integrated circuit having a resistance element | |
| JPH03794B2 (ja) | ||
| JPH0766462A (ja) | 超伝導回路 | |
| JPS6216586A (ja) | 超伝導集積回路の製造方法 | |
| JPS60208872A (ja) | 超電導コンタクトの製造方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPS6143488A (ja) | 超伝導コンタクトの製造方法 | |
| JPH0260230B2 (ja) | ||
| JPH05175562A (ja) | ジョセフソン集積回路装置の製造方法 | |
| JPH0149025B2 (ja) | ||
| JP3212749B2 (ja) | 酸化物超伝導薄膜ストリップラインの作製方法 | |
| JPH02257681A (ja) | 超電導薄膜の加工方法 | |
| JPH10209524A (ja) | 半導体薄膜磁気抵抗素子とその製造方法 | |
| JPH0234966A (ja) | アモルファス半導体薄膜上の金属電極のパターニング法 | |
| JPH01209726A (ja) | 半導体装置の電極形成方法 | |
| JPH01168080A (ja) | ジョセフソン接合素子の作製方法 | |
| JPH0661535A (ja) | ジョセフソン回路の製造方法 | |
| JPS6167975A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0360184B2 (ja) | ||
| JPH0812939B2 (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH0513393B2 (ja) | ||
| JPH0379875B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |