JPH0379068A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0379068A JPH0379068A JP21622689A JP21622689A JPH0379068A JP H0379068 A JPH0379068 A JP H0379068A JP 21622689 A JP21622689 A JP 21622689A JP 21622689 A JP21622689 A JP 21622689A JP H0379068 A JPH0379068 A JP H0379068A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- lead frames
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 229910052737 gold Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 239000010931 gold Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000000853 adhesive Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 238000007789 sealing Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 238000013007 heat curing Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封止型半導体装置の構造に関するもの
である。
である。
（従来の技術、イ
第２図は従来の半導体装置を示す断面図である。
図において、ｌはリードフレーム１ａ及び１ｂはリード
フレーム１のグイボンドパッド部及び外部リード部、２
は半導体素子、２ａは半導体素子２の表面に形成された
配線用バット、３はダイボンドパット部１ａに半導体素
子２を固定させる接着剤、４は半導体素子ｌの表面に形
成された配線用バンド２ａと外部リード部ｌｂを電気的
に接続するＡｕ＆Ｑ、５は半導体素子２及びＡｕ線４を
保護するモールド樹脂である。
フレーム１のグイボンドパッド部及び外部リード部、２
は半導体素子、２ａは半導体素子２の表面に形成された
配線用バット、３はダイボンドパット部１ａに半導体素
子２を固定させる接着剤、４は半導体素子ｌの表面に形
成された配線用バンド２ａと外部リード部ｌｂを電気的
に接続するＡｕ＆Ｑ、５は半導体素子２及びＡｕ線４を
保護するモールド樹脂である。
次に、この半導体装置の製造工程について説明する。ま
ず、リードフレーム１のダイボンドパット部１ｂに接着
剤３を塗布し、半導体素子２を仮固定する。そして高温
で加熱キュアしリードフレームと半導体素子２を固定す
る。そして熱圧着法により金線４を半導体素子２の表面
に形成された配線用パラ１−２２に接続させ、さらに金
線４の他端を外部リードｌｂへ接続して半導体素子２と
外部リード部１ｂの電気的な配線を完了させる。そして
トランスファモールド法により樹脂封止し、さらに外部
リード部１ｂを曲げ成形して従来の半導体素子は完成さ
れいた。
ず、リードフレーム１のダイボンドパット部１ｂに接着
剤３を塗布し、半導体素子２を仮固定する。そして高温
で加熱キュアしリードフレームと半導体素子２を固定す
る。そして熱圧着法により金線４を半導体素子２の表面
に形成された配線用パラ１−２２に接続させ、さらに金
線４の他端を外部リードｌｂへ接続して半導体素子２と
外部リード部１ｂの電気的な配線を完了させる。そして
トランスファモールド法により樹脂封止し、さらに外部
リード部１ｂを曲げ成形して従来の半導体素子は完成さ
れいた。
〔発明が解決しようとする５題〕
従来の半導体装置は以上のように構成されていたので、
厚膜基板又はプリン）Ｗ板へこの半導体装置を数個搭載
する場合、半導体装置の数量により厚膜基板の大きさが
増加し実装密度を増大させることが困難であるという問
題点があった・この発明は上記の様な問題点を解消する
ためになされたもので、半導体装置の構成を変えること
によりｒｇ−膜基板をプリン１７Ｊ板に実装される半導
体素子の実装密度を向上させた半導体装置を得ることを
目的とするものである。
厚膜基板又はプリン）Ｗ板へこの半導体装置を数個搭載
する場合、半導体装置の数量により厚膜基板の大きさが
増加し実装密度を増大させることが困難であるという問
題点があった・この発明は上記の様な問題点を解消する
ためになされたもので、半導体装置の構成を変えること
によりｒｇ−膜基板をプリン１７Ｊ板に実装される半導
体素子の実装密度を向上させた半導体装置を得ることを
目的とするものである。
（Ｌｌ！！Ｉを解決するための手段〕
この発明に係る半導体装置は、同一パッケージ内に半導
体素子を搭載させたリードフレームを実装面に対して平
行に２枚以上を配置させたものである。
体素子を搭載させたリードフレームを実装面に対して平
行に２枚以上を配置させたものである。
この発明における同一パッケージ内に２枚以上の半導体
素子を搭載したリードフレームは、実装面に対して平行
に配置され半導体装置を実装する厚膜基板又はプリント
基板の高さ方向の空間を利用出来るため、厚膜基板又は
プリントｌ仮の単位面積、当りの実装密度を向上させる
。
素子を搭載したリードフレームは、実装面に対して平行
に配置され半導体装置を実装する厚膜基板又はプリント
基板の高さ方向の空間を利用出来るため、厚膜基板又は
プリントｌ仮の単位面積、当りの実装密度を向上させる
。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体装置の断面図であ
る０図において、ｌはリードフレームで、図示の如く平
行に上下に２枚配置されている。１ａ及び１ｂはリード
フレーム１のそれぞれのグイボンドパッド部及び外部リ
ード部、２はグイボンドペット部１ａに搭載された半導
体素子で、リードフレームｌにそれぞれ１個づつ計２ヶ
バンケージ内に収納゛されている。３はグイボンドパッ
ド部！ａに半導体素子２を固定させる接着剤。
図はこの発明の一実施例である半導体装置の断面図であ
る０図において、ｌはリードフレームで、図示の如く平
行に上下に２枚配置されている。１ａ及び１ｂはリード
フレーム１のそれぞれのグイボンドパッド部及び外部リ
ード部、２はグイボンドペット部１ａに搭載された半導
体素子で、リードフレームｌにそれぞれ１個づつ計２ヶ
バンケージ内に収納゛されている。３はグイボンドパッ
ド部！ａに半導体素子２を固定させる接着剤。
４はＡｕ線で、半導体素子２の表面に形成された配線用
パフ）２ａと外部リード部１ｂを電気的に配線している
。５は半導体素子２とＡｕ線４等を外力より保護するモ
ールド樹脂である。
パフ）２ａと外部リード部１ｂを電気的に配線している
。５は半導体素子２とＡｕ線４等を外力より保護するモ
ールド樹脂である。
次にこの半導体装置の製造工程について説明する。２枚
のリードフレーム１は個々にグイボンドパッド部！ｂに
接着剤３を塗布し、半導体素子２を位置決め仮固定する
。そして高温で加熱キエアし固定させる。そして熱圧着
法により金＆ＩＩ４を半導体素子２の表面に形成された
配線用パッド２ａを接続させ、その後金線４の他端を外
部リードｌｂへ接続する０以上の工程を完成したリード
フレーム１を２枚組み合わせ、トランスファモールド法
により樹脂封止しさらに外部リードｌｂを曲げ成形して
半導体装置は完成する。
のリードフレーム１は個々にグイボンドパッド部！ｂに
接着剤３を塗布し、半導体素子２を位置決め仮固定する
。そして高温で加熱キエアし固定させる。そして熱圧着
法により金＆ＩＩ４を半導体素子２の表面に形成された
配線用パッド２ａを接続させ、その後金線４の他端を外
部リードｌｂへ接続する０以上の工程を完成したリード
フレーム１を２枚組み合わせ、トランスファモールド法
により樹脂封止しさらに外部リードｌｂを曲げ成形して
半導体装置は完成する。
〔発明の効果］
以上のようにこの発明によれば、同一パッケージ内に高
さ方向に平行に半導体素子が配置されるため樹脂封止面
積を変えることなく半導体素子を２ケ３ケと増加が可能
となり、厚膜基板又はプリント基板へ実装密度を増加さ
せることが容易となる。
さ方向に平行に半導体素子が配置されるため樹脂封止面
積を変えることなく半導体素子を２ケ３ケと増加が可能
となり、厚膜基板又はプリント基板へ実装密度を増加さ
せることが容易となる。
第１図はこの発明の一実施例である半導体装置の断面図
、第２図は従来の半導体装置の断面図である。 図においてｌはリードフレーム、１ａはグイボンドパッ
ド部、ｌｂは外部リード部、２は半、Ｓ体素子λ２ａは
配線用パッド、３は接着剤、４はＡｕ線、５は封止樹脂
を示す。 なお、図中、同一符号は同一、または相当部分を示す。
、第２図は従来の半導体装置の断面図である。 図においてｌはリードフレーム、１ａはグイボンドパッ
ド部、ｌｂは外部リード部、２は半、Ｓ体素子λ２ａは
配線用パッド、３は接着剤、４はＡｕ線、５は封止樹脂
を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 半導体素子を固定させるダイボンドパット及び前記半導
体素子を電気的に配線させ、かつ、外部取り出し端子と
なる外部リードを有するリードフレームに前記ダイボン
ドパットに半導体素子を固定させ、前記半導体素子上に
形成された配線用パッドと前記配線用パッドに対応する
前記リードフレームの外部リードへＡｕ及びＡｌ等の金
属線を配線させ、その後前記半導体素子と金属線を樹脂
にて封止してなる半導体装置において、前記リードフレ
ームを２ヶ以上並列に配置させ樹脂にて封止したことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21622689A JPH0379068A (ja) | 1989-08-22 | 1989-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21622689A JPH0379068A (ja) | 1989-08-22 | 1989-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0379068A true JPH0379068A (ja) | 1991-04-04 |
Family
ID=16685255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21622689A Pending JPH0379068A (ja) | 1989-08-22 | 1989-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0379068A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995029506A1 (en) * | 1994-04-26 | 1995-11-02 | Hitachi, Ltd. | Semiconductor integrated circuit device, and method and apparatus for manufacturing it |
| US7314584B2 (en) | 2003-03-24 | 2008-01-01 | Fuji Xerox Co., Ltd. | Polymer gel composition and optical device using the same |
| JP2008300672A (ja) * | 2007-05-31 | 2008-12-11 | Sanyo Electric Co Ltd | 半導体装置 |
-
1989
- 1989-08-22 JP JP21622689A patent/JPH0379068A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995029506A1 (en) * | 1994-04-26 | 1995-11-02 | Hitachi, Ltd. | Semiconductor integrated circuit device, and method and apparatus for manufacturing it |
| US7314584B2 (en) | 2003-03-24 | 2008-01-01 | Fuji Xerox Co., Ltd. | Polymer gel composition and optical device using the same |
| JP2008300672A (ja) * | 2007-05-31 | 2008-12-11 | Sanyo Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433421B2 (en) | Semiconductor device | |
| KR100226737B1 (ko) | 반도체소자 적층형 반도체 패키지 | |
| KR100705521B1 (ko) | 반도체 장치 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH0831560B2 (ja) | 回路パツケージ・アセンブリ | |
| JPH0546045U (ja) | 半導体パツケージ | |
| KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
| JPH0878723A (ja) | 光結合器用パッケージ・リードフレームおよびその方法 | |
| KR101036987B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JPH0379068A (ja) | 半導体装置 | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP3710522B2 (ja) | 光半導体装置およびその製造方法 | |
| JPS58178544A (ja) | リ−ドフレ−ム | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JP2000031367A (ja) | 半導体装置及びその製造方法 | |
| KR100601760B1 (ko) | 스택형 패키지 및 그 제조 방법 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH0442942Y2 (ja) | ||
| KR0161117B1 (ko) | 반도체 패키지 디바이스 | |
| JP3405718B2 (ja) | 半導体装置 | |
| KR100246368B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 |