JPH0372670A - 三次元メモリ素子およびその書込み，読出し方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像情報分野等において、画像情報等の情報
を記憶するメモリとして使用可能な高密度メモリに係り
、特にメモリセルを積層した三次元メモリ素子およびそ
の書込み、読み出し方法に関する。

〔従来の技術〕

近年、高度情報化社会の発展に伴い、各種の情報機器が
一般的に用いられるようになってきており、情報機器の
主な構成要素の一つであるメモリ素子の高性能化が強く
要望されている。

一方、最近のエレクトロニクス分野におけるＬＳＩ技術
は、超微細化の方向にその研究開発が進められてきた。

しかし、超微細化への技術開発が限界に達しつつある今
日、メモリ素子を高密度化、゛多機能化、高速化するこ
とを目的として、三次元化の研究開発が行われている。

このような三次元集積回路を実現するための技術として
は、無機材料を用いた５ＯＩ（Ｓｉｏｎｉｎｓｕｌａｔ
ｏｒ　）　、　　Ｓ　Ｉ　Ｍ　ＯＸ　（Ｓｅｐａｒａｔ
ｉｏｎ　ｂｙＩＩＩｐｌａｎｔｅｄ　０ｘｉｄｅｎｔ　
）等のシリコン系技術、あるいは■族およびＶ族の物質
を組合わせる■−Ｖ系技術、さらには有機ＬＢ膜（ラン
グミュアプロジェット法により成膜された超薄膜）を応
用した技術があり、各種の三次元メモリ素子が考えられ
ている。

〔発明が解決しようとする課題〕

ところで、本発明者等は、有機ＬＢ膜を利用した三次元
メモリ素子を開発し、すでに特願昭８８−２１４１８９
号等として出願済みである。

この三次元メモリ素子は、第８図に示すように、有機Ｌ
Ｂ膜等からなり導電率が印加電圧によって非線形に変化
するトンネルスイッチ膜２ａ〜２ｇと各々が電荷蓄積用
コンデンサＣ１〜Ｃ６に接続された導電層３ａ〜３ｆと
を交互に積層してトンネルスイッチ部１を形成し、この
トンネルスイッチ部１の最上層となるトンネルスイッチ
Ｍ　２　ａ上に上部電極４を設け、最下層となるトンネ
ルスイッチ膜２ｇに下部電極５を設けた構成をしている
。

第９図は上記三次元メモリ素子１を二次元状に集積した
三次元集積メモリを示す図である。この三次元集積メモ
リ１０は、集積したメモリ素子１の各々の上下両端に薄
膜トランジスタｌｌａ。

１１ｂが設けられている。書込み側となる各トランジス
タｌｌａには、上部配線１２〜１４．１５〜１７が接続
されていて、この上部配線１２〜１４．１５〜１７の一
端に設けられたスイッチ１８．１９によってＸＹアドレ
ス方式で書込みが行なわれる。また、読み出し側となる
各トランジスタｌｌｂには、下部配線２２〜２４．２５
〜２７が接続され、この下部配線２２〜２４．２５〜２
７の一端に設けられたスイッチ２８．２９によってＸＹ
アドレス方式で読出しが行なわれる。

このような三次元メモリ素子１および三次元集積メモリ
１０は、上部電極４．導電層３３間に電圧Ｖｉを印加し
て、導電層３ａおよびコンデンサＣ１に電荷を流入させ
た後、導電層３ａをフローティングさせることにより、
コンデンサＣ１に情報を記憶させる。そして、各メモリ
素子１の積層方向に情報を転送する場合は、各導電層３
ａ〜３ｆにコンデンサＣ１〜Ｃ６を介して接続した配線
から、互いに位相の異なる転送電圧パルス■Ａ、ＶＢ、
ＶＣを印加することにより、コンデンサＣ１に蓄積され
ていた電荷が、下部電極側に順次転送される。そして、
最下段の導電層３ｆ。

下部電極間に電圧を印加することにより、順次情報が読
出される。

ところで、以上のような三次元メモリ素子および三次元
集積メモリは、各導電層に独立に転送電圧パルスを印加
するために各導電層３ａ〜３ｆに配線を行う必要がある
。しかし、このような配線はメモリ素子構造の複雑化に
つながり、メモリ素子を高密度化、高集積化する上で大
きな障害となる。

本発明はこのような実情に鑑みてなされたもので、各導
電層に配線を行わなくても電荷を転送でき、素子の構成
が簡素化され高集積化によるメモリ容量の増大を図り得
る三次元メモリ素子およびその書込み、読出し方法を提
供することを目的とする。

〔課題を解決するための手段〕

本発明は上記課題を解決するために、導電膜と電荷をト
ンネル伝導させるトンネルスイッチ膜とを交互に積層し
た積層体と、この積層体の積層方向の一端部に設けられ
た入出力電極とを備え、前記各トンネルスイッチ膜の電
荷をトンネル伝導させるための各々のしきい値電圧を、
前記入出力電極側から積層体の積層方向に順次高くする
ようにした。

また、各電圧レベルが前記各トンネルスイッチ膜のしき
い値電圧に合わせて順次低くなる如く設定された書込み
電圧パルス列を前記入出力電極に印加して、前記入出力
電極から最も離れた積層位置にある導電膜から順次情報
を書込むようにした。

また、各電圧レベルが前記各トンネルスイッチ膜のしき
い値電圧に合わせて順次高くなる如く設定された読出し
電圧パルス、列を前記入出力電極に印加して、前記入出
力電極に最も近接した導電膜から順次情報を読出すよう
にした。

〔作用〕

以上のような手段を講じたことにより、各レベルが各ト
ンネルスイッチ膜のしきい値電圧に合わせて順次低くな
る如く設定された書込み電圧パルス列を入出力電極に印
加することにより、入出力電極から最も離れた積層位置
にある導電膜から順次情報が書込まれ、各レベルが各ト
ンネルスイッチ膜のしきい値電圧に合わせて順次高くな
る如く設定された読出し電圧パルス列を入出力電極に印
加することにより、入出力電極に最も近接した導電膜か
ら順次情報が読出される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例に係る三次元メモリ素子の構
成を示す図である。この三次元メモリ素子は、導電膜３
１ａ〜３１ｅとトンネルスイッチ膜３２ａ〜３２ｄとを
交互に積層した積層体３０と、この積層体３０の最上層
となる導電膜（以下、「入出力電極」と呼称する）３１
ａに設けられた書込み／続出しスイッチＳＷ１と、この
スイッチＳＷ１の一方の側に設けられた書込み回路３３
と、スイッチＳＷ１の他方の側に設けられた読出し回路
３４と、導電膜３１ｂ〜３１ｅに各々接続され一端がア
ースされ各トンネルスイッチ膜３２ａ〜３２ｄの寄生容
量よりも十分大きな容量を有する電荷蓄積用キャパシタ
０１１〜Ｃ１４とから構成されている。

各トンネルスイッチ膜３２ａ〜３２ｄは、同じ材料から
なり、入出力電極３１ａに接しているトンネルスイッチ
膜３２ａの膜厚が最も薄く、入出力電極３１ａから離れ
るにしたがってその膜厚が厚くなっている。すなわち、
トンネルスイッチ膜３２ａ〜３２ｄは、入出力電極３１
ａから離れるにしたがって、電荷をトンネル伝導させる
ためのしきい値電圧が順次高くなるように設定されてい
る。書込み回路３３は、電荷入力用端子３５が設けられ
ていて、この電荷人力用端子３５に後述する書込みパル
スが印加される。また、読出し回路３４は、スイッチＳ
Ｗ２を介してアースされていて、後述する読出しパルス
が印加される読出しパルス印加端子３６．読み出された
電荷が蓄積される続出し用コンデンサＣｄ、電荷読出し
用端子３７から構成されている。

次に、このように構成された三次元メモリ素子の書込み
、読出し動作について第２図を参照して説明する。第２
図は書込みパルスおよび読出しパルスの波形を示す図で
ある。書込みパルス（１）の１番目のパルスは、そのレ
ベルが入出力電極３１ａに印加することによりすべての
トンネルスイッチ膜３２ａ〜Ｂ２ｄをオン状態にできる
値に設定されている。２番目のパルスは、そのレベルが
最上部のトンネルスイッチ膜３２ａ〜最下部から一段上
のトンネルスイッチ膜３２ｃまでをオン状態にできる値
に設定されている。同様に、３番目のパルスはトンネル
スイッチ膜３２ａ、３２ｂをオン状態にできる値に設定
され、４番目のパルスは最上部のトンネルスイッチ膜３
２ａのみをオン状態にできる値に設定されている。

このような書込みパルス（１）を電荷入力用端子３５に
印加し、スイッチＳＷ１を書込み回路３３側に倒すと、
１番目のパルスによってすべてのトンネルスイッチ膜３
２ａ〜Ｂ２ｄがオン状態となり、電荷蓄積用キャパシタ
Ｃ１４に情報電荷が蓄積され、情報「１」が記憶される
。次に、２番目のパルスによってトンネルスイッチＨ３
２ａ。

〜３２ｃがオン状態となり、最下段のトンネルスイッチ
膜３２ｄはオン状態とはならない。その結果、電荷蓄積
用キャパシタＣ１３に情報電荷が蓄積され、情報「１」
が記憶される。同様にして、３番目のパルス、４番目の
パルスにより電荷蓄積用キャパシタＣ１２，Ｃ１３と順
次情報「１」が記憶される。

また、書込みパルス（２）のように、２番目と４番目の
パルスレベルを０とすることにより（１，０，１，０）
の情報が電荷蓄積用キャパシタＣ１４〜Ｃ１１に順次記
憶される。なお、同図０ には入力信号（１，１，１，１）と同じタイミングでｒ
ＯＪ情報を示しているが、「０」情報の部分は時間的に
短縮することができる。

読出しを行う場合は、スイッチＳＷ１を読出し回路３４
側に倒し、読出し用パルス印加端子３６に読出しパルス
（３）を印加する。読出しパルス（３）は、書込みパル
ス（１）の各パルスを順次高くなるように配列したもの
である。

すなわち、１番目、２番目、３番目、４番目のパルスが
それぞれ一段目のトンネルスイッチ膜３２ａ、−段目〜
二段目のトンネルスイッチ膜３２ａ〜３２ｂ、−段目〜
三段目のトンネルスイッチ膜３２ａ〜３２Ｃ１全てのト
ンネルスイッチ膜３２ａ〜３２ｄをオン状態とできる値
にそれぞれ設定されている。したがって、１番目のパル
スによって入出力電極３１ａに接したトンネルスイッチ
膜３２ａのみがオン状態となり、電荷蓄積用キャパシタ
Ｃ１１に蓄積されていた電荷がコンデンサＣｄに蓄積さ
れ、電荷読出し用端子３７から読み出される。そして、
スイッチＳＷ２をオンさ１ せてコンデンサＣｄを放電させた後、２番目のパルスを
印加する。この２番目のパルスによって入出力電極３１
ａから２段目までのトンネルスイッチ膜３２ａ、３２ｂ
がオン状態となり、電荷蓄積用キャパシタＣ１２に蓄積
されている電狗が電荷読出し用端子３７から読み出され
る。同様にして、３番目のパルス、４番目のパルスによ
って電荷蓄積用キャパシタＣ１３，Ｃ１４に蓄積されて
いる電荷が順次上段から読み出されていく。

また、第３図に示すように、書込みパルス（４）にクリ
アパルスを含ませるようにしてもよい。次に、書込みパ
ルス（４）、読出し用パルス（５）による書込み、読出
し動作について説明する。

書込ミパルス（４）のパルスＶ１は、１段目〜４段目ま
でのトンネルスイッチ膜３２ａ〜３２ｄをオンさせる値
に設定され、Ｖ２．Ｖ３．Ｖ４はそれぞれ３２ａ　〜３
２ｃ、３２ａ　〜３２ｂ。

３２ａのトンネルスイッチ膜をオンさせる値に設定され
ている。また、読出し用パルス（５）は、パルスＶａ、
Ｖｂ、Ｖｃ、Ｖｄがそれぞれ一段目２ のトンネルスイッチＨ３２ｇ　、−段目〜二段目のトン
ネルスイッチ膜３２ａ〜３２ｂ、−段目〜三段目のトン
ネルスイッチ膜３２ａ〜３２ｃ、全てのトンネルスイッ
チ膜３２ａ〜３２ｄをオン状態にできる値に設定されて
いる。

上記書込みパルス（４）を４ビツト（１，１゜１．１）
の入力信号として電荷人力用端子３５に入力する。そう
すると、厚さの異なるトンネルスイッチ膜３２ａ〜３２
ｄの寄生容量比に応じてパルスｖ１が電圧分配され、そ
れぞれに分配された電圧により各トンネルスイッチ膜３
２ｇ、３２ｄがオン状態となり、情報電荷が最下段の電
荷蓄積用キャパシタＣ１４に蓄積される。そして、パル
スｖ１に対して逆電圧となるクリアパルスｖ５によって
電荷蓄積用キャパシタＣ１１〜Ｃ１３の誤差信号がクリ
アされる。

次に、印加されるパルスｖ２がトンネルスイッチ膜３２
ａ〜３２ｄの寄生容量比に応じて各トンネルスイッチ部
に電圧分配され、トンネルスイッチ膜３２ａ〜３２ｃが
オン状態となり、最下段の３ トンネルスイッチ膜３２ｄは分配された電圧がしきい値
電圧を越えないためオン状態とならない。

したがって、電荷蓄積用キャパシタＣ１３に情報電荷が
蓄積され、クリアパルスＶ６によって電荷蓄積用キャパ
シタＣ１ｌ、Ｃ１２の誤差信号がクリアされる。このと
き、電荷蓄積用キャパシタＣ１３はトンネルスイッチ膜
の寄生容量に対して十分大きな容量であるため、電位は
トンネルスイッチのスレッシュホールド値に比べて十分
中さなものである。

次に、パルスｖ３が印加され、上記同様にして電荷蓄積
用キャパシタＣ１２に情報電荷が蓄積され、クリアパル
スｖ７によって電荷蓄積用キャパシタＣ１ｌの誤差信号
がクリアされる。

そして、パルスｖ４を印加することにより電荷蓄積用キ
ャパシタＣ１１に情報電荷が蓄積される。

以上のようにして、４ビツトの情報が記憶されたことに
なる。なお、入力信号が「１」のときは随時クリアパル
スＶ５〜Ｖ７を印加しているが、入力信号が「０」のと
きにはクリアパルスを印加　４ する必要はない。

このようにして記憶した情報を読み出す場合は、読出し
用パルス（５）を端子３６に印加することにより、上記
読出し用パルス（３）を印加したとき同様に、入出力電
極３１ａよりの導電膜に接続されている電荷蓄積用キャ
パシタＣ１１〜Ｃ１４から順次読み出される。

このような本実施例によれば、導電膜３１ａ〜３１ｅと
トンネルスイッチ膜３２ａ〜３２ｄとを交互に積層し、
この積層体３０の一端部となる入出力電極３１ａに接し
たトンネルスイッチ膜３２ａの膜厚を最も薄くし、入出
力電極３１ａから離れるに従い順次厚くなるように構成
し、入出力電極３１ａから第２図および第３図に示す書
込みパルス（１）、（２）、（４）を印加して書込みを
行ない、読出し用パルス（３）、（５）を印加して読出
しを行なうようにしたので、従来のように各導電膜３１
ｂ〜３１ｅに転送電圧パルス印加用の配線を設けなくて
も書込みおよび読出しを行なうことができ、よってメモ
リ素子の構成を簡５ 素化することができ、高集積化を図ることができる。そ
の結果、メモリ容量を増大させることができる。

また、書込みパルスｖ１〜Ｖ４を印加した後にクリアパ
ルスｖ５〜ｖ７を印加するようにしたので、電荷蓄積用
キャパシタＣ１１〜Ｃ１３に蓄積される誤差信号を除去
することができ、正確な情報を記憶できるのでメモリ素
子としての信頼性を向上させることができる。

なお、上記実施例では、積層されたトンネルスイッチ膜
のしきい値電圧を順次具なる値とするためにトンネルス
イッチ膜３２ａ〜Ｂ２ｄの膜厚を異ならせているが、誘
電率の異なる膜により同様の機能を持たせるようにして
も良い。

また、第１図に示す三次元メモリ素子の導電膜３１ａ〜
３１ｅとして、ポリピロール、ポリチオフェン等の有機
分子を用いることができる。なお、電荷蓄積用キャパシ
タがない場合であっても、入力信号やトンネルスイッチ
膜の厚さ等を調整することにより、第１実施例と同様の
作用効果を得る１に とができる。

第４図は導電膜に有機分子を用いて上記Ｔｉｌ実施例と
同様の機能を持たせた三次元メモリ素子の具体的な分子
構造を示す図である。この三次元メモリ素子は、側鎖の
長さの異なる物質（上記有機分子）を順次重合し、この
重合部を電荷蓄積部（導電膜に相当する部分）４１ａ〜
４１ｄとし、側鎖部をトンネルスイッチ膜４２ａ〜４２
ｅとしている。側鎖の長さの異なる物質とは、第５図に
示す、 ＣＩ　Ｈ２，＋１　　（ＣＨ＝　０Ｈ）ｎ　　ＣｍＨ２
ｍＣＯＯＨのような物質であり、この分子のρとｍの数
を下段になるしたがって大きくすることにより、トンネ
ルスイッチ膜の膜厚を順次厚くすることができる。すな
わち、同種類の分子の派生体を順次積層して構成する。

例えば、１層目Ｉｌｌ　１−ｍｌ−７゜２層目Ｒ２−ｍ
２−１１．３層目１３−ｍ３ｍ１５．４層目ｉｔ４−ｍ
４−１９というように、順次側鎖を長くした派生体を積
層して構成する。

第６図は他の実施例の構成を示す図である。こ　７ の実施例は、第１図に示す三次元メモリ素子を基板上に
集積して三次元集積メモリとした例である。

この集積メモリは、第９図に示す集積メモリと同様に、
集積された三次元メモリ素子５０の各々の入出力電極に
書込み、読み出しスイッチとして薄膜トランジスタ１１
が設けられている。各トランジスタ１１は上部配線５１
〜５３および上部配線５４〜５６によってＸＹアドレス
方式でアクセスされ、書込みおよび読出しが行われる。

また、第７図に示すように、複数個設置した三次元メモ
リ素子６０ａ〜６０ｅの各々の入出力電極６１を転送回
路６２に接続する構成とする。なお、三次元メモリ素子
６０は、第１図に示す三次元メモリ素子と同じ構成であ
り、導電膜を４層としている。

このようなメモリ回路によれば、メモリ索子６０ａに記
憶されている４ビツトのデータを順次隣接するメモリ素
子６０ｂ、６０Ｃ・・・に転送することができる。

　８ 〔発明の効果〕 以上詳記したように本発明によれば、積層されたトンネ
ルスイッチ膜の各々のしきい値電圧を積層方向に順次異
なる値とし、各トンネルスイッチ膜のしきい値電圧に合
わせて調節した書込み電圧パルスおよび読出し電圧パル
スを印加するようにしたので、各導電膜に配線を接続し
この配線を介して転送電圧パルスを印加しなくても、積
層体の任意の深さ方向にアクセスでき、よって上記配線
を削除できることから素子の構成を簡素化でき、高集積
化を図り得、メモリ容量を増大させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る三次元メモリ素子の構
成図、第２図および第３図は書込みパルスおよび読出し
パルスの波形図、第４図は有機分子を用いた三次元メモ
リ素子の分子構造を示す図、第５図は有機分子の分子式
を示す図、第６図は他の実施例の斜視図、第７図は転送
回路を備えたメモリ回路の構成図、第８図は三次元メモ
リ素子の９ 構成図、第９図は先行技術となる三次元集積メモリの構
成図である。 ３０・・・積層体、３１ａ〜３１ｅ・・・導電膜、３２
ａ〜３２ｄ・・・トンネルスイッチ膜、３３・・・書込
み回路、３４・・・読出し回路。

Claims (3)

【特許請求の範囲】
1. （１）導電膜と電荷をトンネル伝導させるトンネルスイ
   ッチ膜とを交互に積層した積層体と、この積層体の積層
   方向の一端部に設けられた入出力電極とを備え、前記各
   トンネルスイッチ膜の電荷をトンネル伝導させるための
   各々のしきい値電圧を、前記入出力電極側から積層体の
   積層方向に順次高くしたことを特徴とする三次元メモリ
   素子。
2. （２）前記各トンネルスイッチ膜のしきい値電圧に合わ
   せて電圧レベルが順次低くなる如く設定された書込み電
   圧パルス列を前記入出力電極に印加して、前記入出力電
   極から最も離れた積層位置にある導電膜から順に各導電
   膜に情報を書込むことを特徴とする書込み方法。
3. （３）前記各トンネルスイッチ膜のしきい値電圧に合わ
   せて電圧レベルが順次高くなる如く設定された読出し電
   圧パルス列を前記入出力電極に印加して、前記入出力電
   極に最も近接した導電膜から順に情報を読出すことを特
   徴とする読出し方法。