JPS6027116B2 - 未知の電荷の感知装置 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路、より具体的には例えば容量の
連続体が好ましい貯蔵媒体中に貯蔵されたデータを感知
するための回路に係る。

半導体メモリ集積回路、特に、貯蔵容量及びスイッチの
みで実質的に構成されるセルは高い密度を達成してきた
。

小さいメモリ・セルを与える駁も単純な回路の１つが１
９６７年７月１４日に出願されたＲ．日．戊ｎ岬ｒｄに
よる・米国特許第３総７２粥号に記載されており、その
回路でのスイッチは単１の電界効果型トランジスタであ
る。１９７８王６月１６日に出願されたＷ．Ｄａｖｉｄ
ｐｒｉｃｅｒとＪ．Ｅ．Ｓｅｌｌｅｃｋによる米国特許
第３９７９７乳号に、各々が貯蔵容量及び１個のバィボ
ーラ・トランジスタを利用する小さいセルから成るメモ
リ・アレ−が説明されている。

このワ−ド構成のメモリ・アレ一に於て、これ等のセル
の各々の貯蔵容量は速い、高密度のバィボーラ・メモリ
を与えるために別々のどツト／感知線に接続された１つ
の容量性端子を有する。他に１９７乙王３月３１日に出
願された日．Ｓ．広ｅによる米国特許第４０４００１７
号に、極めて小さいセルが与えられる単ポーラ技術で作
られた容量性メモリが開示されており、セルの各々は容
量性の１端子へ接続されているビット／感知線と、容量
性の他の端子へ結合したワード線とを有する実質的に貯
蔵容量のみを含んでいる。

更に他に、１９７０年１２月４日に出願されたＪ．ＪＣ
ｈａｎｇとＪ．Ｗ．Ｓｕｍｉｌａｓによる米国特許第紙
１９９５９号に、シフト・レジスタの加く直列に接続さ
れたセルを有する極めて高密度のメモリが開示されてい
る。

極めて小さいセルを有するこのメモリは、電荷が出力端
子に達する迄１つのセルから隣りのセルヘデータを表示
する電荷のパケットを連続的に転送するように動作され
る。この型のメモリは通常電荷結合装置あるいは電荷転
送メモリと呼ばれている。極めて小さい電荷がこれ等の
高密度のメモリの夫々のセルに含まれるので、電荷を検
出するのに使われる感知装置はセルに記憶された異なっ
たデータの２進ビット間の差異を識別するために、極め
て感度のよい電荷検出器あるいは電圧検出器でなければ
ならない。

上述した米国特許第３斑７２８６号に開示されたような
、特に貯蔵容量及び電界効果型トランジスタを使ったセ
ルに於て小さい信号を検出するために適していることが
判っている増幅器が、１９７３手５月２９日に出願され
た日．Ｌ．Ｋａｌｔｅｒによる米国特許第３９９３９１
７号に開示されている。

この増幅器は、スイッチング装置に応答するクロック信
号により１対のビット／感知線に接続された１対の交差
結合電界効果型トランジスタ装置を含む且つプロセス・
パラメータとは無関係である。メモリ・セルの極めて小
さい電荷又は鰭圧を検出するために適していることが判
っている他の検出装置が１９７１年１０月１日に出緩さ
れたＬ．Ｇ．Ｈｅｌｌｅｒによる米国特許第３７６４９
０６号に開示されている。この検出装置に於て、電荷貯
蔵媒体に貯蔵された電荷の量は、例えばビット線上の如
き線に上に存在する寄生容量の大きさに無関係で、無視
しうる損失で貯蔵媒体から電荷検出器へ転送される。上
述のメモリよりももっと高密度の情報貯蔵を有するメモ
リ・システムを提供するために、情報の２以上のデジッ
トを同時に表わすように与えられたセル中で複数レベル
の電荷を利用することにより貯蔵容量が増加されるメモ
リが提供されてきた。これ等の複数レベルの電荷貯蔵メ
モ川こ於て、貯蔵媒体は情報のＮビットを貯蔵しうる。
ここでＮは２，３又はそれ以上に等しく且つレベルの数
は２Ｎに等しい。この型の電荷結合メモリが、１９７６
年１２月６日に出願されたＮ．○．ＡＭｎｔｈａ、Ｆ．
Ｙ．ＣｈａｎｇとＢＪ．Ｒｕｂｊｎによる米国特許第４
１３９９１０号に開示されている。１９７６年８月のｌ
ＥＥＥジャーナル固体回路、Ｖｏｌ．ＳＣ−１１，Ｍ．
４，５１９一５２８頁にあるＲ．Ａ．Ｈｅａｌｄ等によ
る文献「１セルにつき１トランジスタを使用するマルチ
レベル・ランダム・アクセス・メモリ」に於て、これ等
のセルに貯蔵された情報を検出のために電流感知によっ
て、接合型電界効果型トランジスタを使用するマルチレ
ベル・ランダム・アクセス・メモリが説明されている。

先行技術に於て、小量の電荷を精密に処理する多くの回
路が知られている。

例えば、１９７８王１２月２日に出願されたＬ．Ｇ．Ｈ
ｅｌｌｅｒによる米国特許第４０３５６６７号に、電荷
転送装置に電荷パケットを挿入するための集積回路が開
示され、１９７７年８月１６日に出願されたＬ．Ｇ．Ｈ
ｅｌｌｅｒとＬ．Ｍ．Ｔｅｒｍａｎによる米国特許第４
１３７４６４号には、Ｑが電荷パケットのオリジナルサ
イズで且つＮが整数であるとして、Ｑ／２，Ｑ／４，Ｑ
／８…Ｑ／２Ｎの値を有する電荷パケットを発生くるた
めの技術が開示され、且つ１９７８年１月のＩＢＭ公開
技報Ｖｏｌ．２０，舷．８，３０１１一３０１３頁にあ
る日．Ｓ．Ｌｅｅによる文献「ＣＣＤマルチレベル．シ
フト．レジスタのための変換装置」に、メモリ・システ
ムに使われる分数電荷パケットを発生するための他のシ
ステムが説明されている。本発明の目的は感知装置、特
に、貯蔵媒体が感知する前に調整される感知装置を提供
するにある。

本発明の他の目的は既知のダイナミック．メモリ又は読
み取りを王とするメモリの如き、連続状態の貯蔵媒体中
のデータを感知するための調整された（Ｃａｌｉｂｒａ
ｔｅｄ）感知装置を提供するにある。

本発明の他の目的は極めて小さい容量を有する貯蔵媒体
中のデータを感知するための調整された感知装置を提供
するにある。本発明の更に他の目的は未知の大きさの極
めて小さい容量を有するメモリの調整された感知装億を
提供するにある。

本発明の更に他の目的は容量の大きさがメモリ・アレー
内で変化する極めて小さい貯蔵容量を有するメモリ・ア
レーのための調整された感知装置を提供するにある。

本発明の更に他の目的は貯蔵容量の大きさが重要でない
、即ちその装置により発生される感知信号が貯蔵容量の
大きさと無関係であるようにセルを調整する貯蔵セル感
知装置を提供するにある。

本発明の更に他の目的は夫々のレベルが少なくとも情報
の２つの２進デジットを表わす、小さい貯蔵媒体中の複
数のレベルの電荷を検出するための調整された感知装贋
を提供するにある。本発明の技術に従って、貯蔵媒体中
の、そしてアクセス線中の変化する多くの源を補償する
ことにより、アクセス線に接続された貯蔵容量の如き、
貯蔵媒体中の電荷を感知するための感知装置が与えられ
る。

本装置に於て、アクセス線は与えられた電圧レベルに置
かれ且つ電気的に浮き上がらせる。貯蔵媒体に貯蔵され
た禾知の電荷Ｑｘはアクセス線を経て第１の容量則ち第
１電位井戸へ転送される。貯蔵媒体の高い電荷状態ＱＨ
は貯蔵媒体に書き込まれ、且つアクセス線を経て第２の
容量則ち第２電位井戸へ転送される。貯蔵媒体に貯蔵さ
れた未知の電荷Ｑｘの相対的レベルを決めるために電荷
ＱＨの分数電荷パケットが準備されそして未知の電荷Ｑ
ｘと比較される。第１図を参照するに、例えば上述した
米国特許戊ｎｎａｒｄ特許に説明された型のメモリ・ァ
レー１０‘こ接続された本発明の感知装置の回路がブロ
ック図の形で示される。

アレーは夫々第１及び第２のワード線、ＷＩ及びＷ２と
、第１及び第２のビット／感知線Ｂ／ＳＩ及びＢ／Ｓ２
を含む。メモリ・セル１２Ａ及び１２Ｂは第１ビット／
感知線８／ＳＩへ接続され、且つ第１及び第２ワード線
ＷＩ及びＷ２によって制御され、そしてメモリ・セル１
２Ｃ及び１２Ｄは第２のビット／感知線Ｂ／Ｓ２へ接続
され、且つ第１及び第２のワード線ＷＩ及びＷ２によっ
て夫々制御される。既知の適当な型のワード駆動器１３
はワード線ＷＩ及びＷ２に接続される。メモリ・セル１
２Ａ，１２８，１２Ｃ及び１２Ｄの各々は電界効果型ト
ランジスタ１４及び貯蔵容量１６を含む。図示された本
発明の感知袋直はメモリ・アレ−１０のビット線に接続
され、簡単明瞭にするため、それは第２ビット／感知線
Ｂ／Ｓ２のみに接続されているように示されている。

ビット駆動器１８は充電累積器２０を経てビット／感知
線Ｂ／Ｓ２へ接続される出力とデータ入力端子へ接続さ
れた入力を有する。ビット駆動器１８の第２の入力端子
は本発明の感知装置のデータ出力端子へ接続される。感
知装置は充電累積器２０を含み、充電累積器はビット／
感知線Ｂ／Ｓ２へ接続された入力と、第１充電転換器２
２へ接続された出力とを含み第１充電転換器は第２充電
転換器２４へ直接接続された第１出力と、充電分割器２
３を経て第２充電転換器２４へ接続された第２出力とを
有する。第２充電転換器２４はフローティング・ゲート
感知器２７、感知増幅器３８及び真−補発生器４０を含
む信号検出回路２５へ接続される。第２充電転換器２４
はフローティング・ゲート感知器２７の夫々ストレージ
電極２８及び３０により形成される半導体基体２６中の
第１及び第２電位井戸へ接続される第１及び第２の出力
を持つ。ストレージ電極３２により形成される第３の電
位井戸はストレージ電極２８及び３０の間に置かれる。
電荷転送電極３４はストレージ電極２８及び３２の間に
置かれ、且つ電荷転送電極３６はストレージ電極３０及
び３２の間に置かれる。図には示されないけれども、ス
トレージ電極及び転送電極は電荷結合装置技術で良く知
られているように適当な絶縁層によって半導体基体２６
の表面から離隔かれることは注意すべきである。更に、
ストレージ電極は公知の方法で、ドーブされたポリシリ
コンの第１層から作られ、且つ転送電極はドーブされた
ポリシリコンの第２層から作られる。第３蝿位井戸を形
成するストレージ電極３２は、真一補発生器４０の入力
へ接続される出力を有する、ラッチ・タイプを可とする
感知増幅器３８の入力へ接続される。真−補発生器４０
からの補出力は転換器出力を制御するため第２充電転換
器へ接続され、真−補発生器４０の出力の１つはデータ
出力様子へ接続される。第２図は４つの異なったレベル
、即ち０．０で表示される第１のレベル、即ち校も低い
レベル、０．１で表示される第２のレベル、１．０で表
示される第３のレベル及び１．１で表示される第４のし
ベル即ち最も高いレベルで電荷を逐次に貯蔵する電荷貯
蔵媒体を図式的に説明しており、レベル間の電荷の差は
ほぼ等しい。

第１のレベルは情報の２つの２進数字０．０の貯蔵を表
わし、第２のレベルは０が第１ビットであり且つ１が第
２ビットである１つの０及び１つの１の貯蔵を表示し、
第３レベルは１が第１ビットであり且つ０が第２ビット
である１つの１及び１つの０を表示し、且つ第４の朗ち
最も高いレベルは情報の２つの１ビットを貯蔵する。第
１図の回路の動作を説明するにあたって、メモリ・セル
１２Ｄの貯蔵容量１６に記憶された未知の電荷Ｑｘが感
知されることと、鰭同ＱＨが最も高い電荷レベル、即ち
２つの２進数が記憶された時に於ける貯蔵容量１６に貯
蔵された電荷であることが仮定される。

ビット／感知線Ｂ／Ｓ２を予定の電圧へ予備充電するこ
とにより、そしてワ−ド駆動器１３からワード線Ｗ２ワ
ード・パルスを印加することによって、セル１２０の貯
蔵容量１６中の未知の電荷Ｑｘは従来の技術で知られて
いるような充電累積器２０へ転送される。未知の鰭衛Ｑ
ｘは第１充電転換器２２を経て直接に第２充電転換器２
４へ転送され、且つそれからストレージ電極２８の下の
半導体基体２６の電位井戸へ転送される。セル１２０の
貯蔵容量１６を調整するために、第４の則ち１．１レベ
ルでセル１２０の貯蔵容量１６中に最も高い電荷ＱＨを
貯蔵するのに充分な大きさを有する電圧が、データ入力
端子を経てビット／感知線Ｂ／Ｓ２、ビット駆動器１８
及び充電累積器２０へ印加される。この電荷ＱＨはセル
１狐から読み出され、充電分割器２３中に貯蔵される。
既知の方法で充電分割器２３を動作することにより、Ｑ
Ｈ／２と等しい電荷が発生され且つストレージ電極３０
の下に形成された半導体基体２６中の第２電位井戸へ、
第２充電転換器２４を経て転送される。電荷Ｑｘ中の第
１の有効ビットを感知するために、感知増幅器３８の入
力爵位は、例えば、十８ボルトの固定値に置かれ且つス
トレージ電極２８の下の第１電位井戸の電荷はストレー
ジ電極３２の下の第３電位井戸へ転送される。

ストレージ電極２８の下の第１電位井戸からの全ての電
荷がストレージ電極３２の下の第３鰭位井戸へ転送され
た後、ストレージ電極３２は鰭気的にフロートこれ、そ
してストレージ電極３２の下の第３電位井戸中の電荷は
ストレージ電極２８の下の第１電位井戸へ送り返される
。この電荷の転送はストレ−ジ電極３２の電位を第３電
位井戸から第１電位井戸へ転送された電荷の量に基づく
量だけ増加させる。この電位則ち電圧は例えば、８．２
ボルトに増加したと仮定する。フロートしているストレ
ージ電極３２で、電荷ＱＨ／２がストレージ電極３０の
下の第２電位井戸からストレージ電極３２の下の第３電
位井戸へ転送される。電荷ＱＨ／２がストレージ電極３
０の下の第２電位井戸からストレージ電極３２の下の第
３電位井戸へ転送された後、若しフローティング・スト
レージ電極３２の電圧が十８ボルト以上にととまるなら
ば、即ち十ＡＶボルトが発生されたとすれば、メモリ・
セル１２Ｄの貯蔵容量１６に記憶された第１のデジット
は情報の１ビットであった。セル１２０の貯蔵容量１６
に記憶された情報の第２ビットを決めるために電荷ＱＨ
／３が充電分割器２３中に発生され且つ第２充電転換器
２４を経てストレージ電極３０の下の第２電位井戸へ転
送される ２ビットは第１ビットを感知するのに使わ
れた手続を繰り返すことにより感知される。電荷パケッ
トＱＨ／２及びＱＨ／３の両方がストレージ電極３２の
下の第３電位井戸へ転送された後、若しフローティング
・ストレージ電極３２の電圧が十８ボルト以上にとどま
るならば、即ちそれが十△Ｖの電圧を有するならば、セ
ル１２Ｄのストレージ容量１６に記憶された第２デジッ
トもまた１である。然し乍ら、若しフローテイング・ス
トレージ電極３２の噂圧が十８ボルト以下の値に減少し
たとすれば、即ち若し一△Ｖの電圧が発生されたとすれ
ば、第２の有効デジットは０である。電荷ＱＨ／２が第
２電位井戸から第３電位井戸へ転送された直後に、若し
一△Ｖの電圧がフローテイング・ストレージ電極３２に
発生されたとすれば、即ち若し電極３２の電圧が十８ボ
ルト以下の電圧に減少したとすれば、セル１２Ｄの貯蔵
容量１６に記憶された第１デジットは０である。

第１デジットが０であると決められた時に第２デジット
を決めるために、充函分割器２３により発生される電荷
パケットＱＨ／３が第２充電転換器２４を経てストレー
ジ電極２８に発生される第１電位井戸へ転送される。こ
のことが起ると、第３肉位井戸に貯蔵された電荷ＱＨ／
２はストレージ鰭極３０の下の第２電位井戸へ送り返さ
れ、且つストレージ電極２８の第１電位井戸の２つの電
荷パケットＱｘ及びＱＨ／３はストレージ電極３２が十
８ボルトの固定電位で保持されている状態でストレージ
電極３２の下の第３蟹位井戸へ転送される。それから、
ストレージ電極３２がそのフローティング状態に置かれ
ている状態で、第３電位井戸の電荷がフローテイング・
ストレージ電極３２の電位を再度増加させるために、第
１蝿位井戸に送り返される。ストレージ電極３０の下の
第２函位井戸の電荷ＱＨ／２はフローティング・ストレ
ージ電極３２の下の第３電位井戸へ再び転送される。若
しストレージ電極３２の電位が十８ボルト以上にとどま
れば、即ち十△Ｖの電圧が発生されたならば、セル１２
Ｄのストレージ容量１６に記憶された第２デジットは１
であった。若しフローテイング・ストレージ電極３２の
電圧が８ボルト以下の電圧に減少するならば、第２デジ
ットは０である。真−補発生器４川こ接続された感知増
幅器３８の出力によって、真−補発生器４０の出力は電
荷パケットＱＨ／３を適当な電位井戸へ自動的に差し向
けること、即ち第１デジツトが０である時ストレージ電
極２８の下の第１電位井戸へ且つそのデジットが１であ
る時ストレージ電極３０の下の第２電位井戸へ自動的に
電荷パケットＱＨ／３を差し向けることは注意されるで
きである。

第１図に説明される如く本発明の感知装置はアレ−１０
中のメモリ・セルの貯蔵容量中の情報の２つの２進デジ
ットを同時に記憶することに関連して説明されているけ
れども、本発明は３つのデジットがアレ−１０の特定セ
ルに１度記憶される時、同様な方法で動作するというこ
とは理解されるべきである。

メモリ・セルの情報の３つのデジットを同時に貯蔵する
ために、８つのレベルの電荷が各メモリ・セルに発生さ
れ且つ充電分割器２３はＱＨ／３ではなく４／ぬ日に等
しい電荷パケットと、２／Ｚふに等しい付加的な電荷パ
ケットを発生し、それ等のパケットは、情報の２つの２
進デジットの同時記憶に関連して上に説明されたように
、前に感知されたビットが０であったか又は１であった
かに応じてストレージ電極２８の下の第１電位井戸か、
又はストレージ電極３０の下の第２電位井戸のどちらか
へ第２充電転換器２４によって差し向けられる。本発明
の回路の作動を更に述べると、第２図に示されたように
、貯蔵容量１６中の電荷の第１のしベル即ち最も低いレ
ベルは充電せず且つ例えば２単位の電荷によって分けら
れる電荷レベルでは、第４の即ち様も高いレベルの電荷
ＱＨは６単位の電荷に等しいことが理解されうる。

従って、電荷ＱＨ／２は３単位に等しく且つ電荷ＱＨ／
３は２単位に等しい。０．０での電荷の第１レベルが感
知される時、即ちＱｘ＝０の電荷である時、第１電位井
戸の電荷は０単位であり、従って、第２電位井戸から第
３電位井戸へ転送される３単位の電荷は−△電圧を発生
して、第１デジットが０であることを表わす。

次に、第１電位井戸へ２単位の電荷が加えられ、第２電
位井戸から第３電位井戸へ転送された３単位の電荷が−
△電圧を発生し、第２デジットも又０であることを表示
する。０．１の第２レベルの電荷が感知される時、即ち
Ｑｘ＝２単位の電荷である時、第１電位井戸の電荷は２
単位であり、従って、第２電位井戸から第３鰭位井戸へ
転送された３単位の電荷は一△Ｖ電圧を発生し、０とし
ての第１デジットを表わす。

２単位の電荷を持つ第１爵位井戸へ２単位の電荷が加え
られて４単位の電荷により、第２電位井戸から第３電位
井戸へ転送された３単位の電荷は十△電圧を発生し、第
２デジツトが１であることを表わす。

１．０の第３レベルの鰭荷が感知される時、即ちＱｘ＝
４単位の電荷である時、第１電位井戸の電荷は４単位で
あり、従って、第２電位井戸から第３電位井戸へ転送さ
れた３単位の電荷は第１デジツトが１であることを表わ
す十△Ｖ電圧を発生する。

更に第１電位井戸に電荷は加えられないが、しかし３単
位の鰭荷を持つ第２電位井戸へ２単位の電荷が加えられ
て５単位の電荷となり、第２鰭位井戸から第３電位井戸
へ転送された５単位の電荷は−△Ｖ電圧を発生して、第
２デジットは０であることを表示する。１．１である第
４レベルの電荷が感知される時、即ちＱｘ＝６単位の電
荷である時、第１電位井戸の電荷は６単位であり、従っ
て、第２電位井戸から第３電位井戸へ転送された３単位
は十ＡＶ電圧を発生して、第１デジツトが１であること
を表わす。

更に第１図位井戸へ電荷は加えられないが、しかし第２
電位井戸の３単位の鷺荷に２単位の電荷が加えられ５単
位の電荷となり、第２電位井戸から第３電位井戸へ転送
された５単位の電荷は十△Ｖ電圧を発生して、第２デジ
ットは１であることを表示する。第１及び第２電位井戸
は適当な電圧ｙＳをストレージ電極２８及び３０に印加
することにより発生され、且つ第３電位井戸の内外へ転
送する蟹樋は既知の如く、転送電極３４及び３６へ適当
な電圧ＶＴを印加することにより制御されるということ
は理解されるべきである。

従って、本発明の調整された感知装置を使うことにより
、ダイナミックメモリ型の貯蔵媒体の信号は、各層号が
１デジット以上の情報を表わす場合にも、容易に感知さ
れることは理解されるべきである。

第３図は第１図の回路と同様な回路略図であるが、より
詳細に示されている。

ビット／感知線Ｂ／Ｓ２はＮ十拡散４２、ストレージ電
極４４、第１及び第２転送電極４６及び４８、及びＮ十
拡散６０を含む充電累積器２０１こ接続される。絶縁２
９の層に被われている基体２６に形成されたＮ＋拡散４
２はビット／感知線Ｂ／Ｓ２に接続され且つＮ十拡散５
０は充電累積器２０のドレィンとして動作する電圧＋Ｖ
Ｈ源に接続される。充電累積器２０は転送電極５２を経
て第１充電転換器２２へ接続される。第１充電転換器２
２はストレージ電極５４、及び第１及び第２転送電極５
６及び５８を含む。第１充電転換器２２の第１出力は転
送電極５６を経て第２充電転換器２４へ接続され、且つ
第１充電転換器２２の第２出力は転送電極５８を経て充
電分割器２３へ接続される。充電分割器２３はストレー
ジ磁極６２，６４及び６７、転送電極６６，６８及び６
９、及びＮ十拡散７０を含む。Ｎ＋拡散７０は電圧源十
ＶＨに接続され且つ充電分割器２３に対してドレィンと
して動作する。充電分割器２３のストレ−ジ電極６２は
転送電極７２を経て第２充電転換器２４のストレージ電
極６０に接続される。第２充電転換器２４は、ストレー
ジ電極６０を含むことに加えて、第１及び第２転送鰭極
７４及び７６も有する。第２充電転換器２４からの第１
及び第２出力は感知増幅器３８及び真一補発生器４０を
含む信号検出回路２５のフローティング・ゲート感知器
２７に印加される。フローティング・ゲート感知器２７
は、第１図の図面に関連して上記に説明されたように、
第１、第２及び第３ストレージ電極２８，３０及び３２
及び転送電極３４及び３６を含む。加えて、転送電極７
８は、ドレインとして動作する。電圧源＋ＶＨに接続さ
れるＮ＋拡散８０１こフローティング・ゲート感知器２
７を接続するために与えられる。フローティング・ゲー
ト感知器２７からの出力は、感知増幅器３８の入力へ接
続されてるストレージ電極３２に於て、真一補発生器４
０の入力に接続されている。真一桶発生器４０からの第
１の出力はデータ出力端子及びビット駆動器１８の入力
に接続され、且つ転送電極７４で第２充電転換器２４に
も接続される。真−補発生器４０の第２の出力は転送電
極７６で第２充電転換器２４に接続される。第４図は第
３図の線４−４に沿って切られた第３図の充電累積器２
０の切教図である。

第５図に於ては第３図の線５−５に沿って切られた第３
図の回路の第１充電転換器２２及び充電分割器２３の切
教図が説明されている。

第６図は第３図の線６一６に沿って切られた第３図の回
路のフローティング・ゲート感知器２７の切裁図である
。

第３図の回路は第１図の動作に関連して上記に説明され
たことと同様の方法で動作する。

電圧ＶＴは、ビット／感知線Ｂ／Ｓ２上の、（電圧ＶＴ
）−（敷値電圧）に等しい予定の電圧を印加するよう転
送鰭極４６に印加される。ワード・パルスがワード線Ｗ
２に印加された後に、メモリ・セル１２０の貯蔵容量１
６からの電荷がビット／感知線Ｂ／Ｓ２に印加されると
、等しい電荷量が、第４図により具体的に示された、ス
トレージ電極４４の下の電位井戸に差し向けられる。ス
トレージ電極４４の下の電位井戸の電荷は転送電極５２
を経て第１充電ィンバータのストレージ電極５４の下の
電位井戸に転送される。若しストレージ電極５４の下の
電位井戸の電荷が未知の電荷Ｑｘであるならば、それは
、第５図により具体的に示された、転換器２４のストレ
ージ電極６０により形成される電位井戸へ転送電極５６
を経て差し向けられる。一方若しストレージ電極５４の
下の電位井戸の電荷が高い電荷ＱＨであるならば、電荷
Ｑｘは、第５図により具体的に示されているように、転
送電極５８を経て充電分割器２３のストレージ電極６２
に差し向けられる。公知の方法で充電分割器２３を動作
することによって、所望の分数電荷パケットが形成され
且つそれから転送電極７２を経てストレージ電極６２か
ら第２充電転換器２４のストレージ電極６０へ差し向け
られる。第２の充電転換器２４のストレージ電極６０の
下の電位井戸の電荷はそれから、第１図の回路の動作に
関連して上記に説明された方法で、信号検出回路２５の
フローティング・ゲート感知器２７に転送される。第２
充電転換器２４のストレージ電極６０の下の電位井戸か
らの電荷は転送電極７４を経てフローティング・ゲート
感知器２７のストレージ電極２８の下の第１電位井戸へ
転送され且つ転送電極７６を経てストレージ電極３０の
下の第２電位井戸へ転送される。電荷Ｑｘにより表示さ
れるデータを決めるために、信号検出回路２５は第１図
の信号検出回路の動作に関連して上記に説明されたと同
じ方法で動作される。公知の如く分数電荷パケットＱ日
／２を得るために、例えばストレージ電極６２及び６４
により形成されたような単に２つの電位井戸が併合され
、そして転送電極６６の如き転送電極により分離される
ことは注意を要する。分数電荷パケットＱＨ／３を得る
ために、３つの電位井戸、例えばストレージ電極６２，
６４及び６７により形成された井戸が、転送電極６６及
び６８により３つの井戸の間に電極ＱＨ／２を均一に分
配するように併合され且つそれからこれ等の井戸の内２
つの電荷が維持され且つフローティング・ゲート感知器
２５に転送される。充電累積器２０のＮ＋拡散５０、充
電分割器２３のＮ十拡散７０及びフローティング・ゲー
ト感知器２７のＮ十拡散８０は、例えば各々のセル読み
出しサイクルの終りに回路の望まない充電を除去するた
めに、夫々転送電極４８，６９及び７８の制御の下で動
作されることも注意されるべきである。

メモリ・アレー１０は簡略のため、単に２×２即ち４つ
のセルのアレーとして説明されているけれども、アレー
は数千のセルに接続された１００以上のワード及びビッ
ト／感知線を含みうろことは理解されるべきである。

【図面の簡単な説明】

第１図はブロック図の形で全戎史的に示された本発明の
感知装置の回路を示す図、第２図は充電貯蔵媒体に貯蔵
された電荷の異なったレベルを表わす充電貯蔵媒体を示
す図、第３図はより詳細に示されるが第１図の回路と同
様な回路図、第４図は第３図の線４−４に沿って切られ
た第３図の回路の切裁図、第５図は第３図の線５一５に
沿って切られた第３図の回路の切教図、第６図は第３図
の線６一６に沿って切られた第３図の回路の切裁図であ
る。 １０・・・・・・メモリ・アレー、１６・…・・貯蔵容
量、２０・・・・・・充電累積器、２２・・・・・・第
１充電転換器、２３・・・・・・充電分割器、２４・・
・・・・第２充電転換器、２５……信号検出回路、２７
……フローティング・ゲート感知器、２８，３０，３２
・・．・・・ストレージ電極、３４，３６・・・・・・
転送電極。 第１図第２図 第４図 第３図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. １ 与えられた高い電荷状態を有する電荷貯蔵媒体中に
   貯蔵された未知の電荷を感知するための装置に於て、
   第１及び第２の貯蔵装置と、該第１及び第２の貯蔵装置
   中の相対的な電荷量を比較する装置とを有する電荷検出
   回路と、 上記未知の電荷を上記第１の貯蔵装置中へ転
   送する装置と、 上記高い電荷状態にするため、上記電
   荷貯蔵媒体中に電荷を導入する装置と、 上記高い電荷
   状態の電荷の分数電荷パケツトを形成するための充電分
   割器と、 上記高い電荷状態の上記貯蔵媒体中の電荷を
   上記充電分割器へ転送する装置と、 上記電荷検出回路
   中の上記充電分割器から上記第２の貯蔵装置へ、第１の
   所定の分数電荷パケツトを転送する装置と、 上記第１
   の所定の分数電荷パケツトに対する、上記未知の電荷の
   相対的な値に基づいて、第２の所定の分数電荷パケツト
   を、上記充電分割器から、上記電荷検出回路の上記第１
   及び第２の貯蔵装置の１つへ転送するための装置とから
   成る未知の電荷の感知装置。