JPH0366160A - 三次元メモリ素子およびその電荷転送方法 - Google Patents

三次元メモリ素子およびその電荷転送方法

Info

Publication number
JPH0366160A
JPH0366160A JP1202648A JP20264889A JPH0366160A JP H0366160 A JPH0366160 A JP H0366160A JP 1202648 A JP1202648 A JP 1202648A JP 20264889 A JP20264889 A JP 20264889A JP H0366160 A JPH0366160 A JP H0366160A
Authority
JP
Japan
Prior art keywords
metal layer
switch film
pulse
tunnel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1202648A
Other languages
English (en)
Inventor
Hiroshi Nakano
洋 中野
Masamichi Morimoto
森本 正倫
Tsutomu Nakamura
力 中村
Junichi Nakamura
淳一 中村
Masaharu Imai
今井 正晴
Masayuki Fujii
雅之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP1202648A priority Critical patent/JPH0366160A/ja
Publication of JPH0366160A publication Critical patent/JPH0366160A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ集積回路に係り、特にメモリ素子を三
次元的に集積した三次元メモリ素子およびその電荷転送
方法に関する。
〔従来の技術〕
近年、高度情報化社会の発展に伴い、各種の情報機器が
一般的に用いられるようになってきており、情報機器の
主な構成要素の一つであるメモリ素子の高性能化が強く
要望されている。
一方、最近のエレクトロニクス分野におけるLSI技術
は、超微細化の方向にその研究開発が進められてきた。
しかし、超微細化への技術開発が限界に達しつつある今
日、メモリ素子を高密度化、多機能化、高速化すること
を目的として、三次元化の研究開発が行われている。
このような三次元集積回路を実現するための技術として
は、無機材料を用いた5ol(Ston 1nsula
tor) 、  S I M OX (Separat
ion byImplanted 0xident )
等のシリコン系技術、あるいは■族およびV族の物質を
組合わせる■−v系技術、さらには有機LB膜(ラング
ミュアブロジェット法により成膜された超薄膜)を応用
した技術があり、各種の三次元メモリ素子が考えられて
いる。
〔発明が解決しようとする課題〕
ところで、本発明者等は、有機LB膜を利用した三次元
メモリ素子を開発し、すでに特願昭63−214189
号等として出願済みである。
この三次元メモリ素子は、第5図に示すように、有機L
B膜等からなり導電率が印加電圧によって非線形に変化
するトンネルスイッチ膜2a〜2gと各々が電荷蓄積用
コンデンサC1〜C6に接続された導電層3a〜3fと
を交互に積層してトンネルスイッチ部1を形成し、この
トンネルスイッチ部1の最上層となるトンネルスイッチ
膜2a上に上部電極4を設け、最下層となるトンネルス
イッチ膜2gに下部電極5を設けた構成をしている。
なお、上記三次元メモリ素子には、第7図に示す電荷転
送機構が設けられている。この転送機構は、2種類のス
イッチ機構A、Bを交互に配置し、各スイッチ機構Aと
スイッチ機構Bとの間に電荷蓄積部Ca−Cdを配置し
、スイッチ機構AとBとを交互に開閉させて電荷をCa
からCdへ転送するものである。
このような電荷転送機構が設けられた三次元メモリ素子
は、次のように動作する。書込みを行なうときは上部電
極4.導電層3a間に、電圧を印加する。そうすると、
電荷がトンネルスイッチ膜2aをトンネル伝導して電極
4から導電層3aへ流れ込み、その電荷がコンデンサC
1に蓄積される。そして、コンデンサC1とコンデンサ
C2に対して、第6図に示すように、位相がπ/3づつ
ずれた転送電圧パルスvA、VBを素子外部より印加す
ることにより、コンデンサC1に蓄積されていた電荷が
、トンネルスイッチ膜2bをトンネル伝導して、次段の
導電層3bに流れ込み、コンデンサC2に蓄積される。
同様に、位相をπ/3ずらした転送電圧パルスV、、V
、を印加することにより電荷が次段へ転送される。そし
て、最終段のコンデンサC6に転送電圧パルスvcを印
加しすると共に、下部電極5に所定のパルス電圧を印加
することにより、記憶されていた電荷が読み出される。
ところが、上記三次元メモリ素子は、各コンデンサC1
〜C6に対して位相の異なる転送電圧パルスvA、VB
、vcを印加するための配線が必要であり、しかも上記
したような三相駆動を行うような場合にはその配線が複
雑となるので、メモリ素子の構成が複雑となり、高集積
化、小型化を図る上で大きな問題となる。
本発明はこのような実情に鑑みてなされたもので、各導
電層に配線を行わなくても電荷を転送でき、素子の構成
が簡素化され高集積化によるメモリ容量の増大を図り得
る三次元メモリ素子およびその電荷転送方法を提供する
ことを目的とする。
〔課題を解決するための手段〕
本発明は上記課題を解決するために、第1の金属層、ト
ンネルスイッチ膜、第2の金属層、光スイッチ膜からな
る4層を基本単位とし、これを複数単位積層しその積層
方向の両端に金属層が形成されている積層体と、この積
層体の一端部にトンネルスイッチ膜を介して設けられた
書込み電極と、前記積層体の他端にトンネルスイッチ膜
を介して設けられた読出し電極とを備える構成とした。
また、このように構成された三次元メモリ素子の電荷転
送方法として、積層体の積層方向に電圧パルスを印加し
てトンネルスイッチ膜を介して隣接する一方の金属層か
ら他方の金属層へ電荷を転送し、電圧パルスと異なるタ
イミングで光スイッチ膜に光パルスを印加して光スイッ
チ膜を介して隣接する一方の金属層から他方の金属層へ
電荷を転送するようにした。
〔作 用〕
以上のような手段を講じたことにより、書込み電極から
書込まれた情報は、積層体の積層方向に電圧パルスを印
加することにより、第1の金属層からトンネルスイッチ
膜を介して第2の金属層へ転送される。第2の金属層に
転送された電荷はその金属層に接している光スイッチ膜
により次段の金属層から絶縁され、転送された第2の金
属層に保持される。そして、光パルスを印加することに
より、光スイッチ膜が導電状態となり、光スイッチ膜を
介して電荷が転送される。なお、光スイッチ膜とは、光
導電膜または光起電力現象を起こす膜をいう。このよう
にして、書込まれた電荷が積層体の深さ方向へ順次転送
される。したがって、積層体の各金属層に独立に電圧を
印加しなくとも、電荷の転送を行うことができる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例に係る三次元メモリ素子の構
成を示す図である。この三次元メモリ素子は、金属21
.トンネルスイッチ膜22.金属23、光スイッチ膜2
4からなる4層を基本単位とし、これを複数(同図には
2層のものが示されている)積層しその両端を金属層と
した積層体20と、この積層体20の一端となる金属層
25にトンネルスイッチ膜26を介して設けられた読出
し電極27と、積層体20の書込み側に設けられた書込
み回路30と、積層体20の読出し側に設けられた読出
し回路40と、積層体20の積層方向に電圧パルスを印
加する電圧パルス発生部50と、素子の上面から光パル
スを照射する不図示の光パルス発生部と、積層体20の
金属層21b、23b、25にそれぞれ接続された電荷
蓄積用コンデンサC1〜C3とから構成されている。な
お、積層体20の最上部の金属層21aは書込み電極を
兼ねている。
ここで、光スイッチM24とは、光導電膜または光起電
力現象を起こす膜の総称であり、フタロシアニン、メロ
シアニン、アモルファスSL等の材料からなる。また、
積層体20を形成する金属鳩、トンネルスイッチ膜は透
光性の材料からなり、金属層としてはITol トンネ
ルスイッチ膜としてはSiO2等が用いられている。書
込み回路30は、書込みスイッチSWIの開閉により、
金属層21a、23a間に所定の書込みパルスを印加す
る構成となっている。読出し回路40は、読出し電極2
7に接続されていて、読出し電極27から読み出された
電荷が読出し用キャパシタC4に蓄積される構成となっ
ている。電圧パルス発生部50は出力端子が金属層23
aおよび読出し電極27に接続されている。
次に、以上のように構成された一実施例の動作について
説明する。
第2図は本実施例に係る三次元メモリ素子を駆動するた
めの書込み電圧パルス(a)、転送電圧パルス(b)、
転送光パルス(C)のタイミングチャートを示す図であ
る。書込みスイッチSWIを開閉してrlJ、rOJ信
号を選択し、書込み電極21aからトンネルスイッチ膜
22aを介して金属層23aにrIJ、ro’J信号を
入力する。
次に、メモリ素・子の上面から転送用の光パルスを照射
すると共に、この光パルスに同期させた逆流防止用の低
電圧パルスを金属層23a、読出し電極27間に印加す
る。そうすると、金属層23aに書込まれたrlJ、r
OJ信号すなわち金属層23aに保存されている電荷は
光スイッチ膜24aを介して下段の金属層21bに転送
され、電荷蓄積用コンデンサC1に保存される。すなわ
ち、rlJ、rOJ信号が電荷蓄積用コンデンサC1に
書込まれる。なお、このとき積層体20を構成する金属
層およびトンネルスイッチ膜は数10〜数100Aの超
薄膜であるから、積層体20の積層数が数層から十数層
程度であれば光の減衰は無視し得る程度であり光スイッ
チ膜のスイッチング動作に影響はない。
次に、電圧パルス発生部50によって金属層23a、読
出し電極27間に高電圧パルスを印加する。そうすると
トンネルスイッチ膜21bが導電状態となり、電荷蓄積
用コンデンサC1に蓄積0 されている電荷がトンネル伝導して金属層23bに転送
され、電荷蓄積用コンデンサC2に蓄積される。
このように書込みパルス(a)、電圧パルス(b)、光
パルス(C)を第2図に示すタイミングで印加すること
により、書込み電極21aから書込まれるrlJ、rO
J信号が順次転送され、読出し電極27に接続されて読
出し用コンデンサC4に読み出される。
第3図は光スィッチによる電荷移動モデルを示す図であ
る。同図を参照してrlJ、rOJ信号の転送を説明す
る。
光スイッチ膜が「1」信号(黒丸)を転送する場合は、
図中右端のモデルで示すように、光パルスの照射により
、光スイッチ膜内に発生した電荷「1」が、光スイッチ
膜に接する一方の金属層にある電荷「1」に押出される
ような形でその光スイッチ膜に接する他方の金属層へ移
動する。
また、rOJ信号(白丸)を転送する場合は、図中中央
および左端のモデルに示すように、光パ1 ルスにより励起された電荷は再結合により消滅し、電荷
の移動は行われない。
また、トンネルスイッチ部における電荷の移動は、第4
図に示すように、高電圧パルスにより各トンネルスイッ
チ膜がオンして、電荷が各トンネルスイッチ膜をトンネ
ル伝導して転送される。
このような本実施例によれば、トンネルスイッチ膜22
a、22b、26と光スイッチ膜24a。
24bとを組合わせ、電圧パルス発生部50によって積
層体20の積層方向に高電圧パルスを印加すると共に、
高電圧パルスと異なるタイミングで光パルスを照射する
ようにしたので、積層体の各金属層21b、23b、2
5の各々に転送電圧を印加するための配線を施さなくて
も良好に電荷の転送を行なうことができる。したがって
、素子の構成を簡素化でき、高集積化およびそれに伴う
メモリ容量の増大を図ることができる。
また、光パルスに同期させて逆流防止用の低電圧パルス
を印加するようにしたので、書込まれた情報を正確に゛
転送でき、素子の信頼性を向上させ 2 ることかできる。
なお、本発明は上記一実施例に限定されるものではない
。例えば、上記一実施例では、メモリ素子の上面から光
パルスを印加する構成となっているが、メモリ素子の横
方向から光パルスを照射するようにしてもよい。このよ
うな構成とした場合には、金属層、トンネルスイッチ膜
に透光性材料を用いる必要はない。
〔発明の効果〕
以上詳記したように本発明によれば、金属層。
トンネルスイッチ膜、金属層、光スイッチ膜の順に積層
された積層部を基本単位として、これを複数積層し、こ
の積層体の一端部に書込み電極を設は他端部に読出し電
極を設ける構成としたので、積層体の各金属層に電荷転
送用の配線を設けなくとも、電圧パルスと光パルスの組
合せによって電荷を転送することができ、よって素子の
構成を簡素化でき、高集積化を図り得、メモリ容量を増
大させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る三次元メモリ素子の構
成図、第2図は三次元メモリ素子の動作を説明するため
の図、第3図は光スイッチ膜における電荷移動モデル図
、第4図はトンネルスイッチ膜における電荷移動モデル
図、第5図は先行技術となる三次元メモリ素子の構成図
、第6図は三相駆動用のパルス波形を示す図、第7図は
電荷転送を説明するための図である。 20・・・積層体、21a・・・書込み電極、22a。 22b、26・・・トンネルスイッチ膜、21b。 23 a 、  23 b 、  25−・・金属層、
24a。 24b・・・光スイッチ膜、27・・・読出し電極、5
0・・・電圧パルス発生部。

Claims (3)

    【特許請求の範囲】
  1. (1)第1の金属層、トンネルスイッチ膜、第2の金属
    層、光スイッチ膜からなる4層を基本単位とし、これを
    複数単位積層し、その積層方向の両端を金属層とした積
    層体と、この積層体の一端部にトンネルスイッチ膜を介
    して設けられた書込み電極と、前記積層体の他端にトン
    ネルスイッチ膜を介して設けられた読出し電極とを具備
    したことを特徴とする三次元メモリ素子。
  2. (2)請求項1記載の三次元メモリ素子の電荷転送方法
    において、 前記積層体の積層方向に電圧パルスを印加して前記トン
    ネルスイッチ膜を介して隣接する一方の金属層から他方
    の金属層へ電荷を転送し、前記電圧パルスと異なるタイ
    ミングで前記光スイッチ膜に光パルスを印加し、前記光
    スイッチ膜を介して隣接する一方の金属層から他方の金
    属層へ電荷を転送することを特徴とする三次元メモリ素
    子の電荷転送方法。
  3. (3)前記光パルスに同期させて前記積層体の積層方向
    に逆流防止用の低電圧パルスを印加することを特徴とす
    る請求項2記載の三次元メモリ素子の電荷転送方法。
JP1202648A 1989-08-04 1989-08-04 三次元メモリ素子およびその電荷転送方法 Pending JPH0366160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1202648A JPH0366160A (ja) 1989-08-04 1989-08-04 三次元メモリ素子およびその電荷転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1202648A JPH0366160A (ja) 1989-08-04 1989-08-04 三次元メモリ素子およびその電荷転送方法

Publications (1)

Publication Number Publication Date
JPH0366160A true JPH0366160A (ja) 1991-03-20

Family

ID=16460831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1202648A Pending JPH0366160A (ja) 1989-08-04 1989-08-04 三次元メモリ素子およびその電荷転送方法

Country Status (1)

Country Link
JP (1) JPH0366160A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626127B2 (en) 2006-05-30 2009-12-01 Murata Manufacturing Co., Ltd. Shield structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626127B2 (en) 2006-05-30 2009-12-01 Murata Manufacturing Co., Ltd. Shield structure

Similar Documents

Publication Publication Date Title
US3819959A (en) Two phase charge-coupled semiconductor device
CN104701309A (zh) 三维堆叠式神经元装置及制备方法
RU2237948C2 (ru) Устройство памяти и/или обработки данных и способ его изготовления
KR100392446B1 (ko) 스케일가능 집적 데이터 처리 디바이스
US5668754A (en) Ferroelectric memory cell and reading/writing method thereof
Choi et al. 3-D floating-gate synapse array with spike-time-dependent plasticity
CN110061056B (zh) 一种新型铁电场效应晶体管单元及其写入和读取方法
RU2201639C1 (ru) Масштабируемое устройство обработки данных
JP2942088B2 (ja) 半導体装置の動作方法、および半導体装置
JP2680849B2 (ja) 三次元メモリ素子およびその制御方法
CN111129071B (zh) 一种有机存储器及其制备方法
CN105074825B (zh) 基于集成电容器的配电
JPH0366160A (ja) 三次元メモリ素子およびその電荷転送方法
CN217443887U (zh) 三端忆阻神经元器件
JPH0372664A (ja) 光入力型三次元集積メモリ
Miao et al. Modeling and design of a 3D interconnect based circuit cell formed with 3D SiP techniques mimicking brain neurons for neuromorphic computing applications
CN106104831A (zh) 对于沟道采用了压电电阻体的晶体管以及电子电路
US20210167075A1 (en) Stacked neural device structure and manufacturing method thereof
JPH03236275A (ja) メモリ素子およびメモリ装置
Bez et al. Historical review of semiconductor memories
RU2287205C2 (ru) Интегрированные транзисторно-запоминающие структуры и массив подобных структур с матричной адресацией
Premananda et al. Area and energy efficient QCA based decoder
JPH0372670A (ja) 三次元メモリ素子およびその書込み,読出し方法
JPH05129559A (ja) バイシモスdramセルの構造および製造方法
Porod Quantum-dot cellular automata devices and architectures