JPH0371731B2 - - Google Patents
Info
- Publication number
- JPH0371731B2 JPH0371731B2 JP22544685A JP22544685A JPH0371731B2 JP H0371731 B2 JPH0371731 B2 JP H0371731B2 JP 22544685 A JP22544685 A JP 22544685A JP 22544685 A JP22544685 A JP 22544685A JP H0371731 B2 JPH0371731 B2 JP H0371731B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- manufacturing
- switch
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000011247 coating layer Substances 0.000 claims description 7
- 230000005291 magnetic effect Effects 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims 1
- 230000005294 ferromagnetic effect Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Manufacture Of Switches (AREA)
- Switches That Are Operated By Magnetic Or Electric Fields (AREA)
- Switches Operated By Changes In Physical Conditions (AREA)
- Push-Button Switches (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は圧電素子を利用した無接点スイツチの
製造方法に関する。
製造方法に関する。
キーボードスイツチとか操作スイツチのように
電力の供給遮断を目的とせず単に信号の入力だけ
を行うためのスイツチには信頼性の点で半導体素
子を利用した無接点スイツチの方が接点式のスイ
ツチより優れている。しかし従来の無接点式スイ
ツチはスイツチを動作させるのに電源を必要と
し、また温度ドリフト，耐雑音性の点で問題があ
つた。
電力の供給遮断を目的とせず単に信号の入力だけ
を行うためのスイツチには信頼性の点で半導体素
子を利用した無接点スイツチの方が接点式のスイ
ツチより優れている。しかし従来の無接点式スイ
ツチはスイツチを動作させるのに電源を必要と
し、また温度ドリフト，耐雑音性の点で問題があ
つた。
本発明は上記の問題点を解消するためになされ
たもので、小型で信頼性が高く、消費電力の少な
い無接点スイツチの製造方法を提供することを目
的としている。
たもので、小型で信頼性が高く、消費電力の少な
い無接点スイツチの製造方法を提供することを目
的としている。
上記の目的を達成するために、本発明は半導体
基板上に絶縁膜を積層する第１の工程、磁性体層
と，第１電極層，第２電極層、ならびに上記第
１，２電極層間に形成される圧電性被膜層より成
るスイツチ信号出力部とを上記絶縁膜上に積層す
る第２の工程、および上記各層を残して上記絶縁
膜を所定形状に除去するとともにその部分の基板
を除去することにより上記絶縁膜より成る片持梁
状層を形成する第３の工程を備えたものである。
基板上に絶縁膜を積層する第１の工程、磁性体層
と，第１電極層，第２電極層、ならびに上記第
１，２電極層間に形成される圧電性被膜層より成
るスイツチ信号出力部とを上記絶縁膜上に積層す
る第２の工程、および上記各層を残して上記絶縁
膜を所定形状に除去するとともにその部分の基板
を除去することにより上記絶縁膜より成る片持梁
状層を形成する第３の工程を備えたものである。
本発明は、磁性体を相持した梁状の圧電素子に
磁石を近づけることにより、上記磁性体と磁石と
の間に作用する磁力によつて上記圧電素子に歪を
生ぜしめ、この歪によつて上記圧電素子にスイツ
チ信号を発生させて入力操作を行い、スイツチ自
身で信号を発生することができ、消費電力の小さ
い無接点スイツチの製造方法を提供することがで
きる。しかも、IC製造技術によつて製造できる
ので超小型化も可能となる。
磁石を近づけることにより、上記磁性体と磁石と
の間に作用する磁力によつて上記圧電素子に歪を
生ぜしめ、この歪によつて上記圧電素子にスイツ
チ信号を発生させて入力操作を行い、スイツチ自
身で信号を発生することができ、消費電力の小さ
い無接点スイツチの製造方法を提供することがで
きる。しかも、IC製造技術によつて製造できる
ので超小型化も可能となる。
以下に、本発明の一実施例について図面に従つ
て説明する。
て説明する。
第１図，第２図において１はシリコン基板で２
はその上に形成した酸化シリコンSiO2の層であ
る。このSiO2膜を第１図に示すコ字型に例えば
フツ化水素で除去し、方向性蝕刻液でシリコン基
板をエツチングすると、コ字形の溝が出来るが、
このときSiO2膜の半島状の部分４の幅ｂに対し、
その両側の溝の部分の幅ｃがｂと略等しいか少し
広いとエツチングは溝の深さ方向に進行すると共
に半島状のSiO2層４の下にも喰い込み、SiO2の
層の半島状の部分４はシリコン基板１の方形の凹
みに突出した片持梁の形になる。実際にはエツチ
ングは半島部分の両側からでなく半島部分の先端
から基部に向つて半島部分の下を掘り進んで行く
ようである。このようにして形成されたSiO2の
片持梁４上に圧電性被膜を形成する。その構造の
詳細を第３図に示す。
はその上に形成した酸化シリコンSiO2の層であ
る。このSiO2膜を第１図に示すコ字型に例えば
フツ化水素で除去し、方向性蝕刻液でシリコン基
板をエツチングすると、コ字形の溝が出来るが、
このときSiO2膜の半島状の部分４の幅ｂに対し、
その両側の溝の部分の幅ｃがｂと略等しいか少し
広いとエツチングは溝の深さ方向に進行すると共
に半島状のSiO2層４の下にも喰い込み、SiO2の
層の半島状の部分４はシリコン基板１の方形の凹
みに突出した片持梁の形になる。実際にはエツチ
ングは半島部分の両側からでなく半島部分の先端
から基部に向つて半島部分の下を掘り進んで行く
ようである。このようにして形成されたSiO2の
片持梁４上に圧電性被膜を形成する。その構造の
詳細を第３図に示す。
第３図において５はSiO2層の半島状部分４
（単に片持梁と云うことにする）上に形成した第
１電極層，６はこの電極層の上に形成された圧電
性被膜層，７は層６の上に形成された第２電極層
で、第１電極層５，圧電性被膜６、ならびに第２
電極層７によりスイツチ信号出力部を構成してい
る。片持梁４の前端部には強磁性体層ｍが形成し
てある。上述した第１，第２の電極層５，７は例
えば金を用いる。圧電被膜層６は酸化亜鉛或は
PZT（ジルコン酸チタニウム酸鉛）等が用いられ
る。強磁性体層ｍとしてはフエライト，ニツケル
等が用いられる。これらの各層は夫々マスクを用
いて陰極スパツタリング或は真空蒸着により形成
される。Ｍは永久磁石で押ボタンと結合されてい
る。Ｍが強磁性体層ｍに近づくと強磁性体層ｍが
Ｍに吸引される結果片持梁４は右端が引上げられ
るように曲り、このため圧電性被膜層６の両面に
正負の電荷が現れ電極層５，７間に電圧が発生す
る。この電圧が押ボタンを押下すると云う入力操
作に対する応答出力でこの電圧を例えばMOS電
界効果型トランジスタのゲートに印加する。
（単に片持梁と云うことにする）上に形成した第
１電極層，６はこの電極層の上に形成された圧電
性被膜層，７は層６の上に形成された第２電極層
で、第１電極層５，圧電性被膜６、ならびに第２
電極層７によりスイツチ信号出力部を構成してい
る。片持梁４の前端部には強磁性体層ｍが形成し
てある。上述した第１，第２の電極層５，７は例
えば金を用いる。圧電被膜層６は酸化亜鉛或は
PZT（ジルコン酸チタニウム酸鉛）等が用いられ
る。強磁性体層ｍとしてはフエライト，ニツケル
等が用いられる。これらの各層は夫々マスクを用
いて陰極スパツタリング或は真空蒸着により形成
される。Ｍは永久磁石で押ボタンと結合されてい
る。Ｍが強磁性体層ｍに近づくと強磁性体層ｍが
Ｍに吸引される結果片持梁４は右端が引上げられ
るように曲り、このため圧電性被膜層６の両面に
正負の電荷が現れ電極層５，７間に電圧が発生す
る。この電圧が押ボタンを押下すると云う入力操
作に対する応答出力でこの電圧を例えばMOS電
界効果型トランジスタのゲートに印加する。
第４図は電極層５，７及び圧電性被膜層６のパ
ターン構成を示す。電極層５は幅が圧電性被膜層
６よりせまく、圧電性被膜層は電極層５より外方
まではみ出して形成されて電極層５と７との間の
絶縁層を兼ねており、電極層５，７のリード線取
付部Ｓは左右互に反対方向に出してある。
ターン構成を示す。電極層５は幅が圧電性被膜層
６よりせまく、圧電性被膜層は電極層５より外方
まではみ出して形成されて電極層５と７との間の
絶縁層を兼ねており、電極層５，７のリード線取
付部Ｓは左右互に反対方向に出してある。
第５図は上述したようなスイツチ素子を組込ん
だスイツチ全体の構造を示す。上述した素子の具
体的な大きさは片持梁４の幅が40μm，長さが
400μmである。第５図でＴが上述したスイツチ素
子であり、１０は押ボタン，１２はスイツチケー
スで、押ボタンの下方に延びた脚の下端に前述し
た永久磁石Ｍが取付けてある。押ボタンの脚に形
成した鍔とスイツチケース１２内の棚との間にコ
イルばね１１が介在させてあつて、押ボタンは常
時上方に弾撥されている。１６，１７は端子金具
であり、１４，１５はこの端子金具とスイツチ素
子Ｔにおける電極層５，７との間を接続する金の
リード線である。押ボタン１０は押下したとき、
その下面がスイツチケース１２のボス部に当るこ
とにより下方への移動が制限されており、永久磁
石Ｍはスイツチ素子Ｔに接近するだけで磁性体層
ｍと接触しないようになつている。
だスイツチ全体の構造を示す。上述した素子の具
体的な大きさは片持梁４の幅が40μm，長さが
400μmである。第５図でＴが上述したスイツチ素
子であり、１０は押ボタン，１２はスイツチケー
スで、押ボタンの下方に延びた脚の下端に前述し
た永久磁石Ｍが取付けてある。押ボタンの脚に形
成した鍔とスイツチケース１２内の棚との間にコ
イルばね１１が介在させてあつて、押ボタンは常
時上方に弾撥されている。１６，１７は端子金具
であり、１４，１５はこの端子金具とスイツチ素
子Ｔにおける電極層５，７との間を接続する金の
リード線である。押ボタン１０は押下したとき、
その下面がスイツチケース１２のボス部に当るこ
とにより下方への移動が制限されており、永久磁
石Ｍはスイツチ素子Ｔに接近するだけで磁性体層
ｍと接触しないようになつている。
第６図は上記押ボタン１０を押下したとき端子
金具１６，１７間に現れる電圧を示す。これが正
負反転して振動しているのは片持梁４の振動によ
り、出力電圧が減衰しているのは圧電性被膜層に
現れる電荷が層自体及び負荷回路のインピーダン
ス等を通してリークするためで、リークがあるた
め押ボタンを手離して片持梁４がもとの状態に戻
つたときにも同じような電圧出力が発生するが、
キーボードにおける入力操作では第６図の最初の
ピークにおいて負荷のフリツプフロツプ等がセツ
ト或はリセツトされるので、その後電圧の振動が
あつても支障はない。
金具１６，１７間に現れる電圧を示す。これが正
負反転して振動しているのは片持梁４の振動によ
り、出力電圧が減衰しているのは圧電性被膜層に
現れる電荷が層自体及び負荷回路のインピーダン
ス等を通してリークするためで、リークがあるた
め押ボタンを手離して片持梁４がもとの状態に戻
つたときにも同じような電圧出力が発生するが、
キーボードにおける入力操作では第６図の最初の
ピークにおいて負荷のフリツプフロツプ等がセツ
ト或はリセツトされるので、その後電圧の振動が
あつても支障はない。
次に、上記無接点スイツチの製造方法について
説明する。
説明する。
先ず、シリコン基板に酸化膜を形成したら先に
電極層５を全面的に陰極スパツタリングにより形
成し、フオトレジストを塗布して電極層５のパタ
ーンを焼付け、エツチングによつて電極層５のパ
ターンを残し、再びフオトレジストを塗布して圧
電性被膜層６のパターンを焼付けてマスクを形成
し、圧電性被膜層６を真空蒸着によつて形成し、
再びフオトレジストを塗布して電極層７のパター
ンを焼付けてマスクを形成し陰極スパツタリング
により金の電極層７を形成し、最後に同様の方法
でマスクを形成して磁性体層ｍを蒸着する。この
ようにして前以つて必要な層を所定のパターンに
形成した後第１図のコ字形部分３のSiO2層を除
去してシリコン基板１をエツチングし、最後にシ
リコン基板を切断して個々のスイツチ素子Ｔに分
割するのである。
電極層５を全面的に陰極スパツタリングにより形
成し、フオトレジストを塗布して電極層５のパタ
ーンを焼付け、エツチングによつて電極層５のパ
ターンを残し、再びフオトレジストを塗布して圧
電性被膜層６のパターンを焼付けてマスクを形成
し、圧電性被膜層６を真空蒸着によつて形成し、
再びフオトレジストを塗布して電極層７のパター
ンを焼付けてマスクを形成し陰極スパツタリング
により金の電極層７を形成し、最後に同様の方法
でマスクを形成して磁性体層ｍを蒸着する。この
ようにして前以つて必要な層を所定のパターンに
形成した後第１図のコ字形部分３のSiO2層を除
去してシリコン基板１をエツチングし、最後にシ
リコン基板を切断して個々のスイツチ素子Ｔに分
割するのである。
図面は本発明の一実施例を示し、第１図はシリ
コン基板の平面図、第２図は上記におけるＡ−Ａ
断面図、第３図はスイツチ素子の拡大縦断側面
図、第４図は電極等のパターンを示す平面図、第
５図はスイツチ全体の縦断側面図、第６図は出力
の電圧一時間関係を示すグラフである。 １…シリコン基板、２…酸化被膜、４…片持梁
状のSiO2被膜層、５，７…電極層、６…圧電性
被膜、ｍ…強磁性体層、Ｍ…永久磁石、１０…押
ボタン、１２…スイツチケース、１６，１７…端
子金具、１４，１５…リード線。
コン基板の平面図、第２図は上記におけるＡ−Ａ
断面図、第３図はスイツチ素子の拡大縦断側面
図、第４図は電極等のパターンを示す平面図、第
５図はスイツチ全体の縦断側面図、第６図は出力
の電圧一時間関係を示すグラフである。 １…シリコン基板、２…酸化被膜、４…片持梁
状のSiO2被膜層、５，７…電極層、６…圧電性
被膜、ｍ…強磁性体層、Ｍ…永久磁石、１０…押
ボタン、１２…スイツチケース、１６，１７…端
子金具、１４，１５…リード線。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に絶縁膜を積層する第１の工
程、磁性体層と、第１電極層，第２電極層、なら
びに上記第１，第２電極層間に形成される圧電性
被膜層より成るスイツチ信号出力部とを上記絶縁
膜上に積層する第２の工程、および上記各層を残
して上記絶縁膜を所定形状に除去するとともにそ
の部分の基板を除去することにより上記絶縁膜よ
り成る片持梁状層を形成する第３の工程を備えた
無接点スイツチの製造方法。 ２ 半導体基板はシリコン基板であることを特徴
とする特許請求の範囲第１項記載の無接点スイツ
チの製造方法。 ３ 絶縁膜はSiO2膜であることを特徴とする特
許請求の範囲第１項記載の無接点スイツチの製造
方法。 ４ 絶縁膜はコ字状に除去されることを特徴とす
る特許請求の範囲第１項記載の無接点スイツチの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22544685A JPS6188417A (ja) | 1985-10-08 | 1985-10-08 | 無接点スイッチの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22544685A JPS6188417A (ja) | 1985-10-08 | 1985-10-08 | 無接点スイッチの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188417A JPS6188417A (ja) | 1986-05-06 |
| JPH0371731B2 true JPH0371731B2 (ja) | 1991-11-14 |
Family
ID=16829483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22544685A Granted JPS6188417A (ja) | 1985-10-08 | 1985-10-08 | 無接点スイッチの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188417A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0602538B1 (fr) * | 1992-12-15 | 1997-06-04 | Asulab S.A. | Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues |
-
1985
- 1985-10-08 JP JP22544685A patent/JPS6188417A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188417A (ja) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638946A (en) | Micromechanical switch with insulated switch contact | |
| US5398011A (en) | Microrelay and a method for producing the same | |
| US4570139A (en) | Thin-film magnetically operated micromechanical electric switching device | |
| JP4205202B2 (ja) | 磁気マイクロスイッチおよびその製造方法 | |
| US5611940A (en) | Microsystem with integrated circuit and micromechanical component, and production process | |
| US5429993A (en) | Semiconductor accelerometer and method of its manufacture | |
| JP2001165790A (ja) | 力検出装置 | |
| US3978508A (en) | Pressure sensitive field effect device | |
| JP2006269127A (ja) | マイクロマシンスイッチ及び電子機器 | |
| JPH0371731B2 (ja) | ||
| US7075393B2 (en) | Micromachined relay with inorganic insulation | |
| JP3669207B2 (ja) | マイクロリレー | |
| EP0877420A3 (en) | Method of forming a polysilicon buried contact and a structure thereof | |
| KR20040049796A (ko) | 접점 개폐기 및 접점 개폐기를 구비한 장치 | |
| JP2713801B2 (ja) | 静電リレーおよびその製造方法 | |
| US4264798A (en) | Electrostatic switch | |
| JP4292532B2 (ja) | 機構デバイスの製造方法、機構デバイスおよびマイクロリードスイッチ | |
| JP4174761B2 (ja) | 機構デバイスの製造方法及び機構デバイス | |
| JP2009081149A (ja) | マイクロリレー | |
| JP3368304B2 (ja) | 静電マイクロリレー | |
| JPS5848758Y2 (ja) | 小型電子機器におけるタッチスイッチ装置 | |
| JPH073553Y2 (ja) | 小型磁気スイッチ | |
| JP4182417B2 (ja) | 機構デバイス | |
| JP2001023497A (ja) | 静電マイクロリレー | |
| JPH073552Y2 (ja) | 小型磁気スイッチ |