JPH0370081A - 諭理シミュレーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 分割シンボル及びシンボルを用いて、計算機援用設計（
以下ＣＡＤと称す）装置にて作成した論理回路図の、論
理シミニレ−ジョンを行う論理シミュレーション装置に
関し、 分割シンボルを用いた論理回路図より、自動的に論理シ
ミュレーション可能なシミュレーシッン用論理回路図を
作成し、論理シミュレーションを行なう論理シミュレー
ション装置の提供を目的とし、 前段処理手段として、 分割シンボルを用いた論理回路図の回路図情報より分割
シンボルを抽出する分割シンボル抽出手段と、 該分割シンボル抽出手段にて抽出した各部品の分割シン
ボルより該当部品の併合シンボルを作威する併合シンボ
ル作成手段と、 該併合シンボル作成手段にて作成した各部品の併合シン
ボルの端子番号と、上記論理回路図の該当部品の分割シ
ンボルの同じ端子番号と同じネット情報を与え論理的に
接続した論理回路図を編集する回路図編集手段とを設け
、 シくユレータにて論理シ藁ニレ−ジョンを行う時は、 該膜処理手段にて編集した論理回路図を用い、各シンボ
ルと共に各部品の併合シンボルの機能定義を、機能定義
手段にてシごユレータに与えるように構成する。

〔産業上の利用分野〕

本発明は、端子数の多い部品については分割して複数の
分割シンボルで表した分割シンボルを含む、シンボルを
用いて、ＣＡＤ装置にて作成した、主としてプリント板
実装用の論理回路図の、論理シミュレーションを行う論
理シミュレーション装置に関する。

一般にＣＡＤ装置にての論理回路図作成は、実際に使用
する部品に対応するシンボルを作成し、これを配置し、
シンボルの端子間を結線することにより行われる。

ところが、端子数が数十〜数百と多い部品は、回路図を
作成した時の結線が見易いように複数に分割し、複数の
分割シンボルを用いるようにしている。

この分割シンボルを含むシンボルを用いた、ｎ頁にわた
る論理回路図を示すと第４図に示す如くで、頁１１頁２
の１０．１１は部品Ａの分割シンボルを示している。

論理回路図の論理シミュレーションを行うには、回路図
上のシンボルは、プログラムにて行う２部品に対応する
機能記述とか、実際のチップを用い、データを人力し出
力（素子を電気的に動作させて得られた出力）を、論理
回路上で結線しであるシンボルに、対応する論理値を与
える等による、定義された機能に従いシミュレーション
が行われる。

しかし、部品を複数に分割した場合の、分割シンボルは
素子の機能に対応して分割されていない為、機能定義が
行えず、分割シンボルを含む論理回路図は、この侭では
論理シミュレーションが行えない。

一方、規模が大きく端子数の多いＬＳＩやゲートアレイ
等を用いた回路が増加しており、回路をシ宅ニレ−ジョ
ンにより検証する必要が益々高まっている。

これ等の端子数の多いＬＳＩやゲートアレイ等では、分
割シンボルを用いて回路図表現を行うので、分割シンボ
ルを用いた論理回路図の論理シくニレ−ジョンが、手間
が少なくて行える論理シミュレーション方法の提供が望
まれている。

〔従来の技術〕

第５図は従来例の論理シミニレ−ジョン装置を示すブロ
ック図である。

分割シンボルを用いた論理回路図では、分割シンボルに
対する機能定義が行えない為に、従来は、人手により併
合シンボルを作威し、この併合シンボルを用いシくニレ
−ジョン用論理回路図を作威し、第５図のシミュレーシ
ゴン用論理回路図情報記憶部５゛に記憶した、シごニレ
−ジョン用論理回路図の情報を、シ〔ニレ−タロに与え
、入力部７よりデータをシごニレ−タロに人力し、又素
子機能定義部４″より各シンボルと共に併合シンボルの
機能定義をシ果ニレ−タロに人力してシミュレーション
を行い、出力部８より出力されるタイムチャートにより
検証する。

〔発明が解決しようとする課題］ しかしながら、併合シンボルを用いたシミュレーション
用論理回路図を人手により作成する為に、手間がかかり
又ミスが多くなる問題点がある。

本発明は、分割シンボルを用いた論理回路図より、自動
的に論理シミュレーション可能なシミュレーション用論
理回路図を作成し、論理シミュレーションを行なう、論
理シミュレーション方法の提供を目的としている。

〔課題を解決するための手段〕 第１図は本発明の原理ブロック図である。

端子数の多い部品については分割して複数の分割シンボ
ルで表し、た分割シンボルを含む、シンボルを用いて作
成した論理回路図の論理シミュレーションを行うに際し
、 第１図に示す如く、 前段処理手段２０として、 上記論理回路図の回路図情報より分割シンボルを抽出す
る分割シンボル抽出手段１と、 該分割シンボル抽出手段ｌにて抽出した各部品の分割シ
ンボルより該当部品の併合シンボルを作成する併合シン
ボル作成手段２と、 該併合シンボル作成手段２にて作成した各部品の併合シ
ンボルの端子番号と、上記論理回路図の該当部品の分割
シンボルの同じ端子番号に同じネット情報を与え論理的
に接続した論理回路図を編集する回路図編集手段３とを
設け、 シミュレータにて論理シミュレーションを行う時は、 該膜処理手段２０にて編集した論理回路図を用い、各シ
ンボルと共に各部品の併合シンボルの機能定義を、機能
定義手段４にてシミュレータに与えるようにする。

〔作　用〕

本発明によれば、分割シンボルを含む回路図情報より、
分割シンボル抽出手段ｌにて分割シンボルを抽出し、併
合シンボル作成手段２にて、各部品の併合シンボルを作
成し、回路図編集手段３にて、各部品の併合シンボルの
端子番号と、該部品の分割シンボルの同じ端子番号に、
同じネット情報を与え、論理的に接続した論理回路図を
編集する。

そして、上記編集した論理回路図のシミュレーションを
シミュレータにて行う時は、機能定義手段４にて、各シ
ンボルと共に併合シンボルに対しても機能定義を与え、
シミュレーションを行うようにする。

このようにすると、分割シンボルの端子に入出力する信
号は、論理的に接続された同じネット情報の併合シンボ
ルの端子に入出力するので、シミュレーションを行うこ
とが出来る。

即ち、分割シンボルを用いた論理回路図より、自動的に
、前段処理手段２０にて、論理シミュレーション可能な
シミュレーション用論理回路図が作成されるので、作成
の手間が少なくなり、且つミスが少なくなる。

〔実施例〕

第２図は本発明の実施例の論理シ旦ニレージョン装置を
示すブロック図、第３図は本発明の実施例の前段処理部
にて作成した論理回路図である。

第２図の回路図情報記憶部５には、例えば、部品への分
割シンボルｔｏ、ｔｉ・・が含まれた第４図に示す如き
論理回路図の情報が記憶されていたとして前段処理部２
０の動作を以下説明する。

分割シンボル抽出部１では、第４図に示す論理回路図よ
り部品Ａの分割シンボル１０，１１゜・を抽出し、分割
シンボル記憶部９に記憶する。

併合シンボル作成部２では、部品への分割シンボルｉｏ
、ｔｉ、　　・・の端子番号を基に、第３図の併合シン
ボル１２に示す如き、部品Ａの併合シンボルを作成し、
シ≧ヱレーション用回路図編集部３にて、頁ｎ＋１に配
置し、結線は行わず、分割シンボル１０，１１．　　・
・と、併合シンボル１２の同一端子番号に同一ネット情
報を与える。

具体的には、分割シンボル１０の端子番号１゜２．３の
端子、分割シンボル１１の端子番号４゜５の端子には、
夫々ネット情報Ｎｌ、Ｎ２．Ｎ３゜Ｎ４．Ｎ５を与え、
併合シンボル１２の端子番号１．２，３，４，５．には
夫々同じネット情報Ｎ１、Ｎ２．Ｎ３、Ｎ４．Ｎ５を与
え論理的に接続する。

すると、第３図に示す如き論理回路図が自動的に得られ
る。

この併合シンボル１２は勿論プログラム、実チップ等に
より機能定義を行うことが出来る。

このようにすると、例えば、分割シンボル１０の端子番
号１の端子に入力した信号は、同じネット情報Ｎｌの併
合シンボル１２の端子番号ｌの端子に入力する如く、分
割シンボルの端子に人出力する信号は、論理的に接続さ
れた同じネット情報の併合シンボルの端子に人出力し、
機能定義された通り動作するので、シミュレーションを
行うことが出来る。

そこで、前段処理部２０にて作成した、第３図に示す如
き論理回路図について、シコユレータ６に、人力部７よ
りデータを入力し、素子機能定義部４より、シンボルと
共に併合シンボルの機能定義を行い、シミュレーション
を行なうと、出力部８より出力されるタイムチャートに
より検証することが出来る。

〔発明の効果］ 以上詳細に説明せる如く本発明によれば、分割シンボル
を用いた論理回路図の論理シミュレーションを行うのに
、自動的に、論理シミュレーションが可能な回路図が得
られるので、手間は軽減され又作業が早くなり、又エラ
ーが少なくなりシごニレ−ジョンの信頼線が向上する効
果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の論理シミニレ−ジョン装置を
示すブロック図、 第３図は本発明の実施例の前段処理部にて作成した論理
回路図、 第４図は１例の分割シンボルを含む論理回路図、第５図
は従来例の論理シミュレーション装置を示すブロック図
である。 図において、 ｌは分割シンボル抽出手段１分割シンボル抽出部、２は
併合シンボル作成手段、併合シンボル作成部、３は回路
図編集手段、シミニレ−ジョン用回路図編集部、 ４は機能定義手段、素子機能定義部、 ４″は素子機能定義部、 ５は回路図情報記憶部、 ５°はシごニレ−ジョン用論理回路図情報記憶部、６は
シごユレータ、 ７は入力部、 ８は出力部、 ９は分割シンボル記憶部、 ｔｏ、ｔｔは分割シンボル、 １２は併合シンボル、 ２０は前段処理手段、前段処理部を示す。 不９明の！！Ｌ理プロ・ソワ図 ろ　１　図 第 ５ 図

Claims (1)

1. 【特許請求の範囲】 端子数の多い部品については分割して複数の分割シンボ
   ルで表した分割シンボルを含む、シンボルを用いて作成
   した論理回路図の論理シミュレーションを行うに際し、 上記論理回路図の回路図情報より分割シンボルを抽出す
   る分割シンボル抽出手段（１）と、 該分割シンボル抽出手段（１）にて抽出した各部品の分
   割シンボルより該当部品の併合シンボルを作成する併合
   シンボル作成手段（２）と、 該併合シンボル作成手段（２）にて作成した各部品の併
   合シンボルの端子番号と、上記論理回路図の該当部品の
   分割シンボルの同じ端子番号に同じネット情報を与え論
   理的に接続した論理回路図を編集する回路図編集手段（
   ３）と、 論理シミュレーションに際し該論理回路図を用い、各シ
   ンボルと共に各部品の併合シンボルの機能定義を行う機
   能定義手段（４）とを備えたことを特徴とする論理シミ
   ュレーション装置。