JPH0369096A - 紫外線消去型ｐｒｏｍ回路 - Google Patents
紫外線消去型ｐｒｏｍ回路Info
- Publication number
- JPH0369096A JPH0369096A JP1206193A JP20619389A JPH0369096A JP H0369096 A JPH0369096 A JP H0369096A JP 1206193 A JP1206193 A JP 1206193A JP 20619389 A JP20619389 A JP 20619389A JP H0369096 A JPH0369096 A JP H0369096A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- mode
- write
- period
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は紫外線消去型ＰＲＯＭに関し、特に書き込み処
理を一度しかできない紫外線消去型ＰＲＯＭ（以後ＯＴ
Ｐと呼ぶ〉に関する。
理を一度しかできない紫外線消去型ＰＲＯＭ（以後ＯＴ
Ｐと呼ぶ〉に関する。
従来のＯＴＰでは樹脂により封入、成型が行なわれるの
で、プログラムデータの紫外線消去は組立て後、不可能
となる。従って、ＰＲＯＭセル部分の書き込み・読み出
し動作のチエツクはウェハー上のみ行なわれている。従
来のＤＴＰは組立てられてた以降、第４図に示すように
、書き込み電源と、センスアンプがそれぞれ一種しか設
けていないため、チエツクのための書き込みを行なうこ
とは紫外線消去ができないため行なうことができない。
で、プログラムデータの紫外線消去は組立て後、不可能
となる。従って、ＰＲＯＭセル部分の書き込み・読み出
し動作のチエツクはウェハー上のみ行なわれている。従
来のＤＴＰは組立てられてた以降、第４図に示すように
、書き込み電源と、センスアンプがそれぞれ一種しか設
けていないため、チエツクのための書き込みを行なうこ
とは紫外線消去ができないため行なうことができない。
上述した従来の半導体集積回路において、組み立て以降
に発生したＰＲＯＭセルの書き込み・読み出し動作不良
は出荷後の利用者の実使用時まで発生されない欠点があ
り、出荷高の不良混入の度合いを高めている。
に発生したＰＲＯＭセルの書き込み・読み出し動作不良
は出荷後の利用者の実使用時まで発生されない欠点があ
り、出荷高の不良混入の度合いを高めている。
本発明の目的は組み立て以降でもＰＲＯＭセルの書き込
み・読み出しチエツクが可能となる紫外線消去型ＰＲＯ
Ｍを提供することにある。
み・読み出しチエツクが可能となる紫外線消去型ＰＲＯ
Ｍを提供することにある。
本発明の紫外線消去型ＰＲＯＭ回路は、ＰＲＯＭと、こ
のＰＲ，ＯＭに並列に接続され所定しきい・値をもつ第
１のセンスアンプと、この第１のセンスアンプに並列接
続され、この第１のセンスアンプよりしきい値の小さい
第２のセンスアンプと、前記第１のセンスアンプを動作
させた時は前記ＰＲＯＭに対して書き込みが充分に行な
われる期間書き込み電圧を印加する第１のモードと前記
第２のセンスアンプを動作させた時は前記ＰＲＯＭに対
して前記第１のモードよりも短い期間書き込み電圧を印
加する第２のモードとを切換える手段とを有することを
特徴とする紫外線消去型Ｆ ＲＯＭ回路。
のＰＲ，ＯＭに並列に接続され所定しきい・値をもつ第
１のセンスアンプと、この第１のセンスアンプに並列接
続され、この第１のセンスアンプよりしきい値の小さい
第２のセンスアンプと、前記第１のセンスアンプを動作
させた時は前記ＰＲＯＭに対して書き込みが充分に行な
われる期間書き込み電圧を印加する第１のモードと前記
第２のセンスアンプを動作させた時は前記ＰＲＯＭに対
して前記第１のモードよりも短い期間書き込み電圧を印
加する第２のモードとを切換える手段とを有することを
特徴とする紫外線消去型Ｆ ＲＯＭ回路。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するための回路図であ
る。ＶＰＰは書き込み電源供給回路と、その出力電圧の
双方を示し、ＶＰＭはＰＲＯＭセル部コントロールゲー
トへの電圧印加用に書き込み電源ＶＰＰを昇圧する回路
と、その出力電圧の双方を示している。センスアンプ回
路ＳＡとＳＡ１には各々論理しきい値電圧ＶＴとＶＴＩ
が設定され、ＶＴ＞ＶＴｌの関係が成立している。
る。ＶＰＰは書き込み電源供給回路と、その出力電圧の
双方を示し、ＶＰＭはＰＲＯＭセル部コントロールゲー
トへの電圧印加用に書き込み電源ＶＰＰを昇圧する回路
と、その出力電圧の双方を示している。センスアンプ回
路ＳＡとＳＡ１には各々論理しきい値電圧ＶＴとＶＴＩ
が設定され、ＶＴ＞ＶＴｌの関係が成立している。
ここで書き込み動作について説明する。第１図において
第１のモードとしての切り換え信号Ａが選択された場合
は、トランジスタ１Ｂ及び２人が導通状態となりトラン
ジスタ３Ａも第２図に示すようにＰＲＯＭセルに充分な
電荷が注入できる時間ｔＡの間導通状態となる。従って
、ＰＲＯＭセルのドレインにＶＰＰが与えられ、コント
ロールゲートにはＶＰＭが与えられ、ソースには接地電
位が与えられ、ＰＲＯＭセルのフローティングゲートに
電荷が注入されることにより、ＰＲＯＭセルに電圧−電
流特性が第３図に示す状態１から状態３に移行する。
第１のモードとしての切り換え信号Ａが選択された場合
は、トランジスタ１Ｂ及び２人が導通状態となりトラン
ジスタ３Ａも第２図に示すようにＰＲＯＭセルに充分な
電荷が注入できる時間ｔＡの間導通状態となる。従って
、ＰＲＯＭセルのドレインにＶＰＰが与えられ、コント
ロールゲートにはＶＰＭが与えられ、ソースには接地電
位が与えられ、ＰＲＯＭセルのフローティングゲートに
電荷が注入されることにより、ＰＲＯＭセルに電圧−電
流特性が第３図に示す状態１から状態３に移行する。
読み出し動作時には書き込み、非書き込みセルの電圧−
電流特性の差をセンサアンプ回路ＳＡにより判定して読
み出しを行なっている。センサアンプ回路の論理しきい
値ＶＴとする。
電流特性の差をセンサアンプ回路ＳＡにより判定して読
み出しを行なっている。センサアンプ回路の論理しきい
値ＶＴとする。
このようにウェハー上でのＰＲＯＭセルの読み出し、書
き込みチエツクは、切り換え信号Ａが選択された場合に
行ない、チエツク終了後、紫外線消去を行なう。
き込みチエツクは、切り換え信号Ａが選択された場合に
行ない、チエツク終了後、紫外線消去を行なう。
次に組み立て後の読み出し、書き込みチエツク時、すな
わち、第２のモードとしての切り換え信号Ｂが選択され
た場合を考える。まず書き込み動作は、切り換えトラン
ジスタ１Ｂ及びＩＢが各々導通状態となりＰＲＯＭセル
のドレインにＶＰＰが第２図に示す期間ｔＡに比べ短い
時間のパルス波形の期間ｔＢだけ与えられ、コントロー
ルゲートにはＶＰＭが与えられ、ソースには接地電位が
与えられ、ＰＲＯＭセルのフローティングゲートに切き
換え信号Ａが選択された時より少ない量の電荷が注入さ
れることにより、ＰＲＯＭセルの電圧−電流特性が第３
図状態１から状Ｂ２に移行する読み出し動作は、論理し
きい値ＶＴＩに設定されたＳＡＩにより状Ｒ１と状態２
の判別を行ない読み出しを行なう。
わち、第２のモードとしての切り換え信号Ｂが選択され
た場合を考える。まず書き込み動作は、切り換えトラン
ジスタ１Ｂ及びＩＢが各々導通状態となりＰＲＯＭセル
のドレインにＶＰＰが第２図に示す期間ｔＡに比べ短い
時間のパルス波形の期間ｔＢだけ与えられ、コントロー
ルゲートにはＶＰＭが与えられ、ソースには接地電位が
与えられ、ＰＲＯＭセルのフローティングゲートに切き
換え信号Ａが選択された時より少ない量の電荷が注入さ
れることにより、ＰＲＯＭセルの電圧−電流特性が第３
図状態１から状Ｂ２に移行する読み出し動作は、論理し
きい値ＶＴＩに設定されたＳＡＩにより状Ｒ１と状態２
の判別を行ない読み出しを行なう。
このように、切り換え信号Ｂを選択し、ＰＲＯＭセルに
フローティングゲートに少量の電荷を注入し、論理しき
い値の小さいセンスアンプにより読み出しを行なって、
ＰＲＯＭセルのチエツクを行なうことによりその後紫外
線消去することなく、切り換え信号Ａを選択することに
より、通常の読み出し・書き込み動作が可能となる。
フローティングゲートに少量の電荷を注入し、論理しき
い値の小さいセンスアンプにより読み出しを行なって、
ＰＲＯＭセルのチエツクを行なうことによりその後紫外
線消去することなく、切り換え信号Ａを選択することに
より、通常の読み出し・書き込み動作が可能となる。
本実施例によればウェハー上でのＰＲＯＭセルの読み出
し、書き込みチエツク時は切り換え信号Ａを選択し、第
３図状態１と状態３の判別を行なう、チエツク終了後、
紫外線消去を行ない、第３図状態１に戻す。次に組み立
て後の読み出し、書き込みチエツク時は切り換え信号Ｂ
を選択し、第３図状Ｂ１と状Ｂ２の判別を行なう、その
後、実使用時は切り換え信号Ａを選択し、第３図状Ｂ３
と状態１（又は状ｆ１２）の判別を行ない、プログラム
、ベリファイ・リード動作を行なうことが可能となる。
し、書き込みチエツク時は切り換え信号Ａを選択し、第
３図状態１と状態３の判別を行なう、チエツク終了後、
紫外線消去を行ない、第３図状態１に戻す。次に組み立
て後の読み出し、書き込みチエツク時は切り換え信号Ｂ
を選択し、第３図状Ｂ１と状Ｂ２の判別を行なう、その
後、実使用時は切り換え信号Ａを選択し、第３図状Ｂ３
と状態１（又は状ｆ１２）の判別を行ない、プログラム
、ベリファイ・リード動作を行なうことが可能となる。
〔発明の効果〕
以上説明したように本発明は、ＰＲＯＭ組み立て後のＰ
ＲＯＭセルの書き込み・読み出しチエツクが可能となる
ことにより組み立て移行の不良を出荷前に発見でき、出
荷品への混入を防止できる効果があり、出荷品への不良
混入の度合いを低下させる効果がある。
ＲＯＭセルの書き込み・読み出しチエツクが可能となる
ことにより組み立て移行の不良を出荷前に発見でき、出
荷品への混入を防止できる効果があり、出荷品への不良
混入の度合いを低下させる効果がある。
第１図は本発明の一実施例を説明するための回路図であ
る。第２図は第１図におけるＡ点とＢ点のパルス波形、
第３図はＰＲＯＭセルの電圧−電流特性を示す相関図、
第４図は従来技術の一実施例を説明するための回路図で
ある。 ■ＰＰ・・・書き込み電源供給回路、ＶＰＭ・・・書き
込み特選回路、ＳＡ、ＳＡＩ・・・センスアンプ回路、
ＩＡ、ＩＢ、２Ａ、２Ｂ、３Ａ、３．８・・・切り換え
トランジスタ、ＴＲＩ、ＴＲ，２・・・ＰＲＯＭセル、
ＲＥＧ・・・Ｐ Ｒ，０Ｍデータ保持用レジスタ。
る。第２図は第１図におけるＡ点とＢ点のパルス波形、
第３図はＰＲＯＭセルの電圧−電流特性を示す相関図、
第４図は従来技術の一実施例を説明するための回路図で
ある。 ■ＰＰ・・・書き込み電源供給回路、ＶＰＭ・・・書き
込み特選回路、ＳＡ、ＳＡＩ・・・センスアンプ回路、
ＩＡ、ＩＢ、２Ａ、２Ｂ、３Ａ、３．８・・・切り換え
トランジスタ、ＴＲＩ、ＴＲ，２・・・ＰＲＯＭセル、
ＲＥＧ・・・Ｐ Ｒ，０Ｍデータ保持用レジスタ。
Claims (1)
- ＰＲＯＭと、このＰＲＯＭに並列に接続され所定しき
い値をもつ第１のセンスアンプと、この第１のセンスア
ンプに並列接続され、この第１のセンスアンプよりしき
い値の小さい第２のセンスアンプと、前記第１のセンス
アンプを動作させた時は前記ＰＲＯＭに対して書き込み
が充分に行なわれる期間書き込み電圧を印加する第１の
モードと前記第２のセンスアンプを動作させた時は前記
ＰＲＯＭに対して前記第１のモードよりも短い期間書き
込み電圧を印加する第２のモードとを切換える手段とを
有することを特徴とする紫外線消去型ＰＲＯＭ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206193A JPH0369096A (ja) | 1989-08-08 | 1989-08-08 | 紫外線消去型ｐｒｏｍ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206193A JPH0369096A (ja) | 1989-08-08 | 1989-08-08 | 紫外線消去型ｐｒｏｍ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369096A true JPH0369096A (ja) | 1991-03-25 |
Family
ID=16519343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1206193A Pending JPH0369096A (ja) | 1989-08-08 | 1989-08-08 | 紫外線消去型ｐｒｏｍ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0369096A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151099A (ja) * | 1987-11-12 | 1989-06-13 | Motorola Inc | ワンタイムプログラム可能メモリ装置 |
-
1989
- 1989-08-08 JP JP1206193A patent/JPH0369096A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151099A (ja) * | 1987-11-12 | 1989-06-13 | Motorola Inc | ワンタイムプログラム可能メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2858250B2 (ja) | ワンタイムプログラム可能メモリ装置 | |
| KR100343647B1 (ko) | 일괄소거형불휘발성기억장치와그소거방법 | |
| JP2716906B2 (ja) | 不揮発性半導体記憶装置 | |
| US7939892B2 (en) | Test circuit and method for multilevel cell flash memory | |
| US7362610B1 (en) | Programming method for non-volatile memory and non-volatile memory-based programmable logic device | |
| EP1843356A1 (en) | Method and system for refreshing a memory device during reading thereof | |
| US7599226B2 (en) | Memory circuit, drive circuit for a memory and method for writing write data into a memory | |
| JPS61151898A (ja) | 半導体記憶装置におけるワ−ド線ドライバ回路 | |
| US6404680B1 (en) | Circuit to check overerasing of repair fuse cells | |
| EP0459246A2 (en) | EPROM register | |
| US5490109A (en) | Method and apparatus for preventing over-erasure of flash EEPROM memory devices | |
| JPH0369096A (ja) | 紫外線消去型ｐｒｏｍ回路 | |
| KR100276947B1 (ko) | 전류제어회로및이것을갖는비휘발성반도체기억장치 | |
| JPH08167296A (ja) | 半導体記憶装置 | |
| JPH0668686A (ja) | 半導体不揮発性記憶装置 | |
| JPH08203286A (ja) | 不揮発性半導体記憶装置 | |
| JPH08221320A (ja) | 半導体メモリおよびそれを用いた情報システム | |
| KR100308120B1 (ko) | 스테이틱번-인테스트회로를구비한반도체메모리장치 | |
| KR0169413B1 (ko) | 불 휘발성 반도체 메모리의 소거검증 방법 | |
| JP3646315B2 (ja) | 不揮発性半導体装置 | |
| JPS59162694A (ja) | 半導体メモリ | |
| JPS59135699A (ja) | 半導体記憶装置 | |
| JPH01159900A (ja) | 不揮発性半導体記憶装置 | |
| JPS6224878B2 (ja) | ||
| JPH05205491A (ja) | 不揮発性半導体記憶装置 |