JPH0368416B2 - - Google Patents
Info
- Publication number
- JPH0368416B2 JPH0368416B2 JP59019502A JP1950284A JPH0368416B2 JP H0368416 B2 JPH0368416 B2 JP H0368416B2 JP 59019502 A JP59019502 A JP 59019502A JP 1950284 A JP1950284 A JP 1950284A JP H0368416 B2 JPH0368416 B2 JP H0368416B2
- Authority
- JP
- Japan
- Prior art keywords
- partial
- quotient
- circuit
- partial quotient
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
- G06F7/4917—Dividing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
- G06F7/537—Reduction of the number of iteration steps or stages, e.g. using the Sweeny-Robertson-Tocher [SRT] algorithm
- G06F7/5375—Non restoring calculation, where each digit is either negative, zero or positive, e.g. SRT
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
〔技術分野〕
本発明はデータ処理装置におけるデータ演算用
除算装置に関し、特に除数の近似逆数を求めて、
該近似逆数を基に商を得るようにした除算装置に
関するものである。 〔従来技術〕 従来、この種の除算装置として、特願昭55−
115532号の明細書に記載されたものがある。即
ち、この除算装置は、第１図に示すように、仮部
分商（または部分剰余）レジスタ１、補正数レジ
スタ２、乗算回路３、逆数表メモリ４、乗数レジ
スタ５、部分商レジスタ６、部分商補正回路７お
よび商レジスタ８を有している。仮部分商（部分
余剰）レジスタ１には被除数と乗算回路３の出力
が供給される。補正数レジスタ２には除数と乗算
回路３の出力が供給される。乗算回路３にはＡ入
力として前記レジスタ１および２の出力が選択的
に供給され、Ｂ入力には前記レジスタ１および２
の出力が選択的に供給され、Ｍ入力には乗数レジ
スタ５の出力が供給される。逆数表メモリ４には
補正数レジスタ２の出力の一部が供給される。乗
数レジスタ５には、定数と乗算回路３の出力の一
部と逆数表メモリ４の出力が選択的に供給され
る。部分商レジスタ６には乗数レジスタ５の出力
が供給される。部分商補正回路７には、部分商レ
ジスタ６の出力と乗数レジスタ５の出力が供給さ
れる。商レジスタ８には、部分商補正回路７の出
力を逐次シフトインするため部分商補正回路７の
出力および商レジスタ８自身の出力の一部が供給
される。 次に、この除算装置の計算原理を具体的数値を
あげて説明する。以下の例はｇ＝100の場合で、
被除数RR＝0.123456、除数RD＝0.456789の場合
である。即ち、 0.123456÷0.456789 を求める。 0.456789の近似逆数ｒは2.189とする。即ち、 ｒ＝2.189 である。また、除数RDと近似逆数ｒとの積であ
る補正数Ｄは、 Ｄ＝ｒ×RD＝0.999911 である。また、被除数RRと近似逆数ｒとの積は ｒ×RR＝0.270245 である。そして、１番目の仮部分商（即ち部分剰
余）R1は、（ｒ×RR）をｇ倍して得られる。即
ち、 R1＝100×（ｒ×RR）＝27.0245 である。１番目の部分商P1は、１番目の仮部分
商R1の小数点以下を四捨五入して得られる。即
ち、 P1＝27 である。２番目の仮部分商R2は、１番目の仮部
分商R1から、補正数Ｄと１番目の部分商R1との
積を減じた差をｇ倍して得られる。即ち、 R2＝（R1−P1×Ｄ）×100＝2.6903 である。２番目の部分商P2は、上記同様、２番
目の仮部分商R2の小数点以下を四捨五入して得
られる。即ち、 P2＝03 である。なお、部分商補正手段は、２番目の仮部
分商R2が正だから、１番目の部分商P1から０を
減じた値（即ち、27）を、商の上位から１番目の
部分商P′1とする。即ち、 P′1＝27 である。 次に、３番目の仮部分商R3は、上述した２番
目の仮部分商R2と同様にして得られる。即ち、 R3＝（R2−P2×Ｄ）×100＝69.0567 である（ここで、R3＝−30.9433であるが、100を
法とする表示で表わす）。３番目の部分商P3は上
述と同様、３番目の仮部分商R3の小数点以下を
四捨五入して得られる。即ち、 P3＝69 である。なお、部分商補正手段は、３番目の仮部
分商R3が負だから、２番目の部分商P2から１を
減じた値（即ち、02）を、商の上位から２番目の
部分商P′2とする。即ち、 P′2＝02 である。 次に、４番目の仮部分商R4は、同様に得られ、 R4＝（R3−P3×Ｄ）×100＝6.2841 である。また、４番目の部分商P4も同様に得ら
れ、 P4＝06 である。ただし、このP4は商の有効桁数外であ
り不用である。なお、部分商補正手段は、４番目
の仮部分商R4が正だから、３番目の部分商P3か
ら０を減じた値（即ち、69）を、商の上位から３
番目の部分商P′3とする。即ち、 P′3＝69 である。 そして、商レジスタには、部分商補正手段の出
力P′1、P′2、P′3を基に、小数点を考慮した正し
い商が得られる。即ち、商レジスタには、正しい
商 0.270269 が得られる。 このような構成の除算装置では、補正数Ｄを求
める処理と、第１番目の仮部分商（部分剰余）
R1を求める処理と、ｉ番目の部分商Piを求め、さ
らに（ｉ＋１）番目の仮部分商（部分剰余）Ri+1
を求める処理が同一の金物（乗算回路３等を含
む）で実行される結果となり、一つの除算処理が
終了するまで次の除算処理が実行できず、ベクト
ル処理における１マシンサイクル当り１要素とい
うような高い処理能力が得られなかつた。 〔発明の目的〕 本発明の目的は、１回の繰返しで複数ビツトの
商を誤差なく求めることができると共に、１マシ
ンサイクル当り１要素というような極めて高い処
理能力を有する除算装置を提供することにある。 〔発明の構成〕 本発明によれば、被除数と除数とからｇ進数で
所定桁数Ｎ（ただしＮは２以上の整数）の商を求
める除算装置において、 前記除数の近似逆数を求める近似逆数発生部と
（第２図の３００）と、 前記除数と前記近似逆数との積である補正数を
求める回路（第２図の４００）と、 前記補正数を求める処理と同時に動作し、前記
被除数に前記近似逆数を乗じて１番目の仮部分商
R1を求める乗算回路（第２図の５００）と、 ｉ番目の仮部分商Riの所定桁以下を基準値以上
の時切り上げ基準値より小さい時切り捨ててｉ番
目の部分Piを求める、互いに並行して動作するＮ
個の丸め回路（第２図の７００，…，７７０）
と、 前記ｉ番目の仮部分商Riから、前記ｉ番目の部
分商Piと前記補正数との積を減じた差をｇ倍し
て、（ｉ＋１）番目の仮部分商Ri+1を求める、互
いに並行して動作するＮ個の部分除算回路と（第
２図の６００，…，６７０）と、 前記（ｉ＋１）番目の仮部分商Ri+1の正または
負に応じてｉ番目の部分商Piから０または１を減
じた値の法ｇの主値を、商の上位からｉ番目の部
分商とする、互いに並行して動作するＮ個の部分
商補正回路（第２図の８００，…，８７０）と、 前記Ｎ個の部分商補正回路から出力されるＮ個
の部分商を同期して連続して、正しい商を出力す
る部分商同期回路（第２図の９５０）とを、含む
ことを特徴とする除算装置が得られる。 即ち、本発明では、補正数を求める処理と１番
目の仮部分商（部分剰余）R1を求める処理を並
行に実行できることを可能としたと共に、各繰返
しの仮部分商（部分剰余）を求める処理、部分商
Piを補正する処理等をパイプライン化した。 〔実施例〕 次に本発明の実施例について図面を参照して説
明する。 第２図を参照すると、本発明の一実施例による
除算装置は、被除数レジスタ１００、除数レジス
タ２００、逆数表メモリ３００、補正数用乗算回
路４００、第１番目の仮部分商（部分剰余）R1
を求める乗算回路５００、部分除算回路６００，
６１０，…，６７０、部分商用加算回路７００，
７１０，…，７７０、部分商法制回路８００，８
１０，…，８７０、符号検出回路９００、部分商
同期回路９５０、結果レジスタ１０００を有す
る。被除数レジスタ１００には被除数が格納さ
れ、除数レジスタ２００には除数が格納される。
逆数表メモリ３００には、除数レジスタ２００の
出力の一部が供給される。補正数用乗算回路４０
０のａ入力には除数レジスタ２００の出力が供給
され、ｍ入力には逆数表示メモリ３００の出力が
供給される。仮部分商（部分剰余）R1を求める
乗算回路５００のａ入力には被除数レジスタ１０
０の出力が供給され、ｍ入力には逆数表メモリ３
００の出力が供給される。部分除算回路６００の
ａ入力、ｂ入力にはそれぞれ乗算回路５００の
ｃ、ｓ出力が供給され、ｉ入力には、乗算回路４
００の出力が供給され、ｍ入力には部分商用加算
回路７００の出力が供給される。部分除算回路６
１０，６２０，…，６７０のａ入力、ｂ入力、ｉ
入力は、それぞれ部分除算回路６００，６１０，
６２０，…，６６０のｃ出力、ｓ出力、ｏ出力が
供給される。部分商用加算回路７００のａ、ｂ入
力には、それぞれ乗算回路５００のｃ出力の一部
とｓ出力の一部が供給される。部分商用加算回路
７１０，７２０，…，７７０のａ、ｂ入力には、
それぞれ部分除算回路６００，６１０，…，６６
０のｃ出力の一部とｓ出力の一部が供給される。
部分商補正回路８００，８１０，８６０のｄ入力
には、それぞれ、部分商用加算回路７００，７１
０，…，７６０の出力が供給され、ｓ入力には、
部分除算回路６１０，６２０，…，６７０のｐ出
力が供給される。部分商補正回路８７０のｄ入力
には、部分商用加算回路７７０の出力が供給さ
れ、ｓ入力には符号検出回路９００の出力が供給
される。符号検出回路９００のａ、ｂ入力には、
それぞれ部分除算回路６７０のｃ、ｓ出力が供給
される。部分同期回路９５０のａ、ｂ、ｃ、…ｈ
入力には、それぞれ部分商補正回路８００，８１
０，８２０，…，８７０の出力が供給される。結
果レジスタ１０００の入力には部分商同期回路９
５０の出力が供給されている。 第２図の補正数用乗算回路４００では、第３図
に示すように、ａ入力から被乗数レジスタ４１０
に格納されたデータADに、ｍ入力から乗数レジ
スタ４２０に格納されたデータMD＝（m0m1・
m2m3m4m5m6m7）2を補数器４４０に与えて得ら
れる１の補数＝（0 1・2 3 4 5 6 7）
2にの最下位ビツトの下に8ビツトを設け、
MDの２の補数を得るために8＝１として、表
１に示すように３ビツト毎に−２から２までに変
換された倍率を乗じた後、上位の３ビツトから順
に各３ビツ トの重み１、2-2、2-4、2-6をそれぞれ乗じて、
（被乗数）×（−乗数）の部分積群を倍数発生回路
４３０で作成する。これらの部分積群を多入力桁
上げ保存加算器４５０で加算し、最終和及び最終
桁上げを求め、桁上先見加算器４６０により、こ
の最終和と最終桁上げを加算することにより、
（−補正数）＝AD×（−MD）を出力する。 第２図の第１番目の仮部分商（部分剰余）R1
を求める乗算回路５００では、第４図に示すよう
に、ａ入力から被乗数レジスタ５１０に格納され
たデータADに、ｍ入力から乗数レジスタ５２０
除算装置に関し、特に除数の近似逆数を求めて、
該近似逆数を基に商を得るようにした除算装置に
関するものである。 〔従来技術〕 従来、この種の除算装置として、特願昭55−
115532号の明細書に記載されたものがある。即
ち、この除算装置は、第１図に示すように、仮部
分商（または部分剰余）レジスタ１、補正数レジ
スタ２、乗算回路３、逆数表メモリ４、乗数レジ
スタ５、部分商レジスタ６、部分商補正回路７お
よび商レジスタ８を有している。仮部分商（部分
余剰）レジスタ１には被除数と乗算回路３の出力
が供給される。補正数レジスタ２には除数と乗算
回路３の出力が供給される。乗算回路３にはＡ入
力として前記レジスタ１および２の出力が選択的
に供給され、Ｂ入力には前記レジスタ１および２
の出力が選択的に供給され、Ｍ入力には乗数レジ
スタ５の出力が供給される。逆数表メモリ４には
補正数レジスタ２の出力の一部が供給される。乗
数レジスタ５には、定数と乗算回路３の出力の一
部と逆数表メモリ４の出力が選択的に供給され
る。部分商レジスタ６には乗数レジスタ５の出力
が供給される。部分商補正回路７には、部分商レ
ジスタ６の出力と乗数レジスタ５の出力が供給さ
れる。商レジスタ８には、部分商補正回路７の出
力を逐次シフトインするため部分商補正回路７の
出力および商レジスタ８自身の出力の一部が供給
される。 次に、この除算装置の計算原理を具体的数値を
あげて説明する。以下の例はｇ＝100の場合で、
被除数RR＝0.123456、除数RD＝0.456789の場合
である。即ち、 0.123456÷0.456789 を求める。 0.456789の近似逆数ｒは2.189とする。即ち、 ｒ＝2.189 である。また、除数RDと近似逆数ｒとの積であ
る補正数Ｄは、 Ｄ＝ｒ×RD＝0.999911 である。また、被除数RRと近似逆数ｒとの積は ｒ×RR＝0.270245 である。そして、１番目の仮部分商（即ち部分剰
余）R1は、（ｒ×RR）をｇ倍して得られる。即
ち、 R1＝100×（ｒ×RR）＝27.0245 である。１番目の部分商P1は、１番目の仮部分
商R1の小数点以下を四捨五入して得られる。即
ち、 P1＝27 である。２番目の仮部分商R2は、１番目の仮部
分商R1から、補正数Ｄと１番目の部分商R1との
積を減じた差をｇ倍して得られる。即ち、 R2＝（R1−P1×Ｄ）×100＝2.6903 である。２番目の部分商P2は、上記同様、２番
目の仮部分商R2の小数点以下を四捨五入して得
られる。即ち、 P2＝03 である。なお、部分商補正手段は、２番目の仮部
分商R2が正だから、１番目の部分商P1から０を
減じた値（即ち、27）を、商の上位から１番目の
部分商P′1とする。即ち、 P′1＝27 である。 次に、３番目の仮部分商R3は、上述した２番
目の仮部分商R2と同様にして得られる。即ち、 R3＝（R2−P2×Ｄ）×100＝69.0567 である（ここで、R3＝−30.9433であるが、100を
法とする表示で表わす）。３番目の部分商P3は上
述と同様、３番目の仮部分商R3の小数点以下を
四捨五入して得られる。即ち、 P3＝69 である。なお、部分商補正手段は、３番目の仮部
分商R3が負だから、２番目の部分商P2から１を
減じた値（即ち、02）を、商の上位から２番目の
部分商P′2とする。即ち、 P′2＝02 である。 次に、４番目の仮部分商R4は、同様に得られ、 R4＝（R3−P3×Ｄ）×100＝6.2841 である。また、４番目の部分商P4も同様に得ら
れ、 P4＝06 である。ただし、このP4は商の有効桁数外であ
り不用である。なお、部分商補正手段は、４番目
の仮部分商R4が正だから、３番目の部分商P3か
ら０を減じた値（即ち、69）を、商の上位から３
番目の部分商P′3とする。即ち、 P′3＝69 である。 そして、商レジスタには、部分商補正手段の出
力P′1、P′2、P′3を基に、小数点を考慮した正し
い商が得られる。即ち、商レジスタには、正しい
商 0.270269 が得られる。 このような構成の除算装置では、補正数Ｄを求
める処理と、第１番目の仮部分商（部分剰余）
R1を求める処理と、ｉ番目の部分商Piを求め、さ
らに（ｉ＋１）番目の仮部分商（部分剰余）Ri+1
を求める処理が同一の金物（乗算回路３等を含
む）で実行される結果となり、一つの除算処理が
終了するまで次の除算処理が実行できず、ベクト
ル処理における１マシンサイクル当り１要素とい
うような高い処理能力が得られなかつた。 〔発明の目的〕 本発明の目的は、１回の繰返しで複数ビツトの
商を誤差なく求めることができると共に、１マシ
ンサイクル当り１要素というような極めて高い処
理能力を有する除算装置を提供することにある。 〔発明の構成〕 本発明によれば、被除数と除数とからｇ進数で
所定桁数Ｎ（ただしＮは２以上の整数）の商を求
める除算装置において、 前記除数の近似逆数を求める近似逆数発生部と
（第２図の３００）と、 前記除数と前記近似逆数との積である補正数を
求める回路（第２図の４００）と、 前記補正数を求める処理と同時に動作し、前記
被除数に前記近似逆数を乗じて１番目の仮部分商
R1を求める乗算回路（第２図の５００）と、 ｉ番目の仮部分商Riの所定桁以下を基準値以上
の時切り上げ基準値より小さい時切り捨ててｉ番
目の部分Piを求める、互いに並行して動作するＮ
個の丸め回路（第２図の７００，…，７７０）
と、 前記ｉ番目の仮部分商Riから、前記ｉ番目の部
分商Piと前記補正数との積を減じた差をｇ倍し
て、（ｉ＋１）番目の仮部分商Ri+1を求める、互
いに並行して動作するＮ個の部分除算回路と（第
２図の６００，…，６７０）と、 前記（ｉ＋１）番目の仮部分商Ri+1の正または
負に応じてｉ番目の部分商Piから０または１を減
じた値の法ｇの主値を、商の上位からｉ番目の部
分商とする、互いに並行して動作するＮ個の部分
商補正回路（第２図の８００，…，８７０）と、 前記Ｎ個の部分商補正回路から出力されるＮ個
の部分商を同期して連続して、正しい商を出力す
る部分商同期回路（第２図の９５０）とを、含む
ことを特徴とする除算装置が得られる。 即ち、本発明では、補正数を求める処理と１番
目の仮部分商（部分剰余）R1を求める処理を並
行に実行できることを可能としたと共に、各繰返
しの仮部分商（部分剰余）を求める処理、部分商
Piを補正する処理等をパイプライン化した。 〔実施例〕 次に本発明の実施例について図面を参照して説
明する。 第２図を参照すると、本発明の一実施例による
除算装置は、被除数レジスタ１００、除数レジス
タ２００、逆数表メモリ３００、補正数用乗算回
路４００、第１番目の仮部分商（部分剰余）R1
を求める乗算回路５００、部分除算回路６００，
６１０，…，６７０、部分商用加算回路７００，
７１０，…，７７０、部分商法制回路８００，８
１０，…，８７０、符号検出回路９００、部分商
同期回路９５０、結果レジスタ１０００を有す
る。被除数レジスタ１００には被除数が格納さ
れ、除数レジスタ２００には除数が格納される。
逆数表メモリ３００には、除数レジスタ２００の
出力の一部が供給される。補正数用乗算回路４０
０のａ入力には除数レジスタ２００の出力が供給
され、ｍ入力には逆数表示メモリ３００の出力が
供給される。仮部分商（部分剰余）R1を求める
乗算回路５００のａ入力には被除数レジスタ１０
０の出力が供給され、ｍ入力には逆数表メモリ３
００の出力が供給される。部分除算回路６００の
ａ入力、ｂ入力にはそれぞれ乗算回路５００の
ｃ、ｓ出力が供給され、ｉ入力には、乗算回路４
００の出力が供給され、ｍ入力には部分商用加算
回路７００の出力が供給される。部分除算回路６
１０，６２０，…，６７０のａ入力、ｂ入力、ｉ
入力は、それぞれ部分除算回路６００，６１０，
６２０，…，６６０のｃ出力、ｓ出力、ｏ出力が
供給される。部分商用加算回路７００のａ、ｂ入
力には、それぞれ乗算回路５００のｃ出力の一部
とｓ出力の一部が供給される。部分商用加算回路
７１０，７２０，…，７７０のａ、ｂ入力には、
それぞれ部分除算回路６００，６１０，…，６６
０のｃ出力の一部とｓ出力の一部が供給される。
部分商補正回路８００，８１０，８６０のｄ入力
には、それぞれ、部分商用加算回路７００，７１
０，…，７６０の出力が供給され、ｓ入力には、
部分除算回路６１０，６２０，…，６７０のｐ出
力が供給される。部分商補正回路８７０のｄ入力
には、部分商用加算回路７７０の出力が供給さ
れ、ｓ入力には符号検出回路９００の出力が供給
される。符号検出回路９００のａ、ｂ入力には、
それぞれ部分除算回路６７０のｃ、ｓ出力が供給
される。部分同期回路９５０のａ、ｂ、ｃ、…ｈ
入力には、それぞれ部分商補正回路８００，８１
０，８２０，…，８７０の出力が供給される。結
果レジスタ１０００の入力には部分商同期回路９
５０の出力が供給されている。 第２図の補正数用乗算回路４００では、第３図
に示すように、ａ入力から被乗数レジスタ４１０
に格納されたデータADに、ｍ入力から乗数レジ
スタ４２０に格納されたデータMD＝（m0m1・
m2m3m4m5m6m7）2を補数器４４０に与えて得ら
れる１の補数＝（0 1・2 3 4 5 6 7）
2にの最下位ビツトの下に8ビツトを設け、
MDの２の補数を得るために8＝１として、表
１に示すように３ビツト毎に−２から２までに変
換された倍率を乗じた後、上位の３ビツトから順
に各３ビツ トの重み１、2-2、2-4、2-6をそれぞれ乗じて、
（被乗数）×（−乗数）の部分積群を倍数発生回路
４３０で作成する。これらの部分積群を多入力桁
上げ保存加算器４５０で加算し、最終和及び最終
桁上げを求め、桁上先見加算器４６０により、こ
の最終和と最終桁上げを加算することにより、
（−補正数）＝AD×（−MD）を出力する。 第２図の第１番目の仮部分商（部分剰余）R1
を求める乗算回路５００では、第４図に示すよう
に、ａ入力から被乗数レジスタ５１０に格納され
たデータADに、ｍ入力から乗数レジスタ５２０
以上説明したように、本発明は、除数の近似逆
数を求める近似逆数発生部と、前記除数と前記近
似逆数との積である補正数を求める回路と、前記
補正数を求める処理と同時に動作し、前記被除数
に前記近似逆数を乗じて１番目の仮部分商R1を
求める乗算回路と、ｉ番目の仮部分商Riの所定桁
以下を基準値以上の時切り上げ基準値より小さい
時切り捨ててｉ番目の部分Piを求める、互いに並
行して動作するＮ個の丸め回路と、前記ｉ番目の
仮部分商Riから、前記ｉ番目の部分商Piと前記補
正数との積を減じた差をｇ倍して、（ｉ＋１）番
目の仮部分商Ri+1を求める、互いに並行して動作
するＮ個の部分除算回路と、前記（ｉ＋１）番目
の仮部分商Ri+1の正または負に応じてｉ番目の部
分商Piから０または１を減じた値の法ｇの主値
を、商の上位からｉ番目の部分商とする、互いに
並行して動作するＮ個の部分商補正回路と、前記
Ｎ個の部分商補正回路から出力されるＮ個の部分
商を同期して連結して、正しい商を出力する部分
商同期回路とで構成することにより、１マシンサ
イクル当り１要素というような、極めて高い処理
能力を得ることができると共に、除算における並
列度が増し、処理速度が増すという効果がある。
数を求める近似逆数発生部と、前記除数と前記近
似逆数との積である補正数を求める回路と、前記
補正数を求める処理と同時に動作し、前記被除数
に前記近似逆数を乗じて１番目の仮部分商R1を
求める乗算回路と、ｉ番目の仮部分商Riの所定桁
以下を基準値以上の時切り上げ基準値より小さい
時切り捨ててｉ番目の部分Piを求める、互いに並
行して動作するＮ個の丸め回路と、前記ｉ番目の
仮部分商Riから、前記ｉ番目の部分商Piと前記補
正数との積を減じた差をｇ倍して、（ｉ＋１）番
目の仮部分商Ri+1を求める、互いに並行して動作
するＮ個の部分除算回路と、前記（ｉ＋１）番目
の仮部分商Ri+1の正または負に応じてｉ番目の部
分商Piから０または１を減じた値の法ｇの主値
を、商の上位からｉ番目の部分商とする、互いに
並行して動作するＮ個の部分商補正回路と、前記
Ｎ個の部分商補正回路から出力されるＮ個の部分
商を同期して連結して、正しい商を出力する部分
商同期回路とで構成することにより、１マシンサ
イクル当り１要素というような、極めて高い処理
能力を得ることができると共に、除算における並
列度が増し、処理速度が増すという効果がある。
第１図は従来の除算装置を示す回路図、第２図
は本発明の一実施例による除算装置を示す回路
図、第３図は第２図の補正数を求める回路４００
の詳細を示す回路図、第４図は第２図の第１番目
の仮部分商R1を求める乗算回路５００の詳細を
示す回路図、第５図は第２図の部分除算回路６０
０の詳細を示す回路図、第６図は第２図の部分商
補正回路８００の詳細を示す回路図である。 １００は被除数レジスタ、２００は除数レジス
タ、３００は逆数表メモリ、４００は補正数用乗
算回路、５００は第１番目の仮部分商R1を求め
るための乗算回路、６００，６１０，…，６７０
は部分除算回路、７００，７１０，…，７７０は
部分商用加算回路、８００，８１０，…，８７０
は部分商補正回路、９００は符号検出回路、９５
０は部分商同期回路、１０００は結果レジスタで
ある。
は本発明の一実施例による除算装置を示す回路
図、第３図は第２図の補正数を求める回路４００
の詳細を示す回路図、第４図は第２図の第１番目
の仮部分商R1を求める乗算回路５００の詳細を
示す回路図、第５図は第２図の部分除算回路６０
０の詳細を示す回路図、第６図は第２図の部分商
補正回路８００の詳細を示す回路図である。 １００は被除数レジスタ、２００は除数レジス
タ、３００は逆数表メモリ、４００は補正数用乗
算回路、５００は第１番目の仮部分商R1を求め
るための乗算回路、６００，６１０，…，６７０
は部分除算回路、７００，７１０，…，７７０は
部分商用加算回路、８００，８１０，…，８７０
は部分商補正回路、９００は符号検出回路、９５
０は部分商同期回路、１０００は結果レジスタで
ある。
１ データフロー言語処理システムにおいて、デ
ータフロー言語プログラムのユニツト文と無条件
処理記述とWHEN記述の集りとにより構成され
るユニツトを単一のマクロ命令に対応づけるとと
もに、該マクロ命令の定義体を統括的あるいは共
通的な定義を記述する主定義体と具体的あるいは
細目的定義を記述する副定義記述との複層構造と
し、かつ該複層構造の各層間に呼び出し関係を設
定することにより、上記マクロ命令から定義体を
参照する際、まず主定義体を参照し、定義中に副
定義記述への呼び出しが設定されている場合、主
定義体中の当該定義を呼び出しの副定義記述で置
き換え、マクロ命令から定義体を単一的に参照し
て処理を行うことを特徴とするユニツト処理方
式。
ータフロー言語プログラムのユニツト文と無条件
処理記述とWHEN記述の集りとにより構成され
るユニツトを単一のマクロ命令に対応づけるとと
もに、該マクロ命令の定義体を統括的あるいは共
通的な定義を記述する主定義体と具体的あるいは
細目的定義を記述する副定義記述との複層構造と
し、かつ該複層構造の各層間に呼び出し関係を設
定することにより、上記マクロ命令から定義体を
参照する際、まず主定義体を参照し、定義中に副
定義記述への呼び出しが設定されている場合、主
定義体中の当該定義を呼び出しの副定義記述で置
き換え、マクロ命令から定義体を単一的に参照し
て処理を行うことを特徴とするユニツト処理方
式。
Claims (1)
- る部分商同期回路とを、含むことを特徴とする除
算装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59019502A JPS60164837A (ja) | 1984-02-07 | 1984-02-07 | 除算装置 |
| DE8585101228T DE3583621D1 (de) | 1984-02-07 | 1985-02-06 | Elektronische schaltung geeignet zur ausfuehrung einer reihe von divisionen ohne unzulaessige fehler. |
| EP85101228A EP0154182B1 (en) | 1984-02-07 | 1985-02-06 | Electronic circuit capable of carrying out a succession of divisions at a high speed without an objectionable error |
| US06/699,307 US4725974A (en) | 1984-02-07 | 1985-02-07 | Electronic circuit capable of accurately carrying out a succession of divisions in a pipeline fashion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59019502A JPS60164837A (ja) | 1984-02-07 | 1984-02-07 | 除算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60164837A JPS60164837A (ja) | 1985-08-27 |
| JPH0368416B2 true JPH0368416B2 (ja) | 1991-10-28 |
Family
ID=12001144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59019502A Granted JPS60164837A (ja) | 1984-02-07 | 1984-02-07 | 除算装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4725974A (ja) |
| EP (1) | EP0154182B1 (ja) |
| JP (1) | JPS60164837A (ja) |
| DE (1) | DE3583621D1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881193A (en) * | 1986-09-04 | 1989-11-14 | Hitachi, Ltd. | Rational number operation unit for reduction |
| US4991132A (en) * | 1987-12-17 | 1991-02-05 | Matsushita Electric Industrial Co., Ltd. | Apparatus for executing division by high-speed convergence processing |
| JPH0833816B2 (ja) * | 1988-10-08 | 1996-03-29 | 日本電気株式会社 | 固定小数点除算方式 |
| US5249149A (en) * | 1989-01-13 | 1993-09-28 | International Business Machines Corporation | Method and apparatus for performining floating point division |
| EP0377992B1 (en) * | 1989-01-13 | 1996-04-17 | International Business Machines Corporation | Floating point division method and apparatus |
| US5046038A (en) * | 1989-07-07 | 1991-09-03 | Cyrix Corporation | Method and apparatus for performing division using a rectangular aspect ratio multiplier |
| US5065352A (en) * | 1989-08-16 | 1991-11-12 | Matsushita Electric Industrial Co., Ltd. | Divide apparatus employing multiplier with overlapped partial quotients |
| JPH0535773A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | ベクトル除算方式とその装置 |
| EP0530936B1 (en) * | 1991-09-05 | 2000-05-17 | Cyrix Corporation | Method and apparatus for performing prescaled division |
| FR2690771A1 (fr) * | 1992-04-29 | 1993-11-05 | Philips Electronique Lab | Processeur neuronal muni de moyens pour normaliser des données. |
| US5377134A (en) * | 1992-12-29 | 1994-12-27 | International Business Machines Corporation | Leading constant eliminator for extended precision in pipelined division |
| GB2296350B (en) * | 1994-12-21 | 1999-10-06 | Advanced Risc Mach Ltd | Data processing divider |
| US5768170A (en) * | 1996-07-25 | 1998-06-16 | Motorola Inc. | Method and apparatus for performing microprocessor integer division operations using floating point hardware |
| US6360241B1 (en) | 1999-02-01 | 2002-03-19 | Compaq Information Technologies Goup, L.P. | Computer method and apparatus for division and square root operations using signed digit |
| US6732135B1 (en) * | 1999-02-01 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Method and apparatus for accumulating partial quotients in a digital processor |
| US6941334B2 (en) * | 2002-02-01 | 2005-09-06 | Broadcom Corporation | Higher precision divide and square root approximations |
| KR100480724B1 (ko) * | 2002-10-31 | 2005-04-07 | 엘지전자 주식회사 | 가변 스텝사이즈 적응형 역수기 |
| GB2582144B (en) | 2019-03-11 | 2021-03-10 | Graphcore Ltd | Execution Unit Comprising Processing Pipeline for Evaluating a Plurality of Types of Functions |
| GB2582146B (en) | 2019-03-11 | 2021-08-18 | Graphcore Ltd | Execution Unit for Evaluating Functions Using Newton Raphson Iterations |
| CN113254072B (zh) * | 2021-05-27 | 2023-04-07 | 上海阵量智能科技有限公司 | 数据处理器、数据处理方法、芯片、计算机设备及介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3828175A (en) * | 1972-10-30 | 1974-08-06 | Amdahl Corp | Method and apparatus for division employing table-lookup and functional iteration |
| JPS5520508A (en) * | 1978-06-29 | 1980-02-14 | Panafacom Ltd | Processor for division |
| JPS5741737A (en) * | 1980-08-22 | 1982-03-09 | Nec Corp | Dividing device |
| JPS57172444A (en) * | 1981-04-15 | 1982-10-23 | Hitachi Ltd | Approximate quotient correcting circuit |
| JPS58140846A (ja) * | 1982-02-16 | 1983-08-20 | Hitachi Ltd | ２進化１０進数除算装置 |
| JPS58213343A (ja) * | 1982-06-07 | 1983-12-12 | Nec Corp | 除算装置 |
-
1984
- 1984-02-07 JP JP59019502A patent/JPS60164837A/ja active Granted
-
1985
- 1985-02-06 DE DE8585101228T patent/DE3583621D1/de not_active Expired - Lifetime
- 1985-02-06 EP EP85101228A patent/EP0154182B1/en not_active Expired - Lifetime
- 1985-02-07 US US06/699,307 patent/US4725974A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60164837A (ja) | 1985-08-27 |
| EP0154182B1 (en) | 1991-07-31 |
| EP0154182A3 (en) | 1986-06-11 |
| US4725974A (en) | 1988-02-16 |
| EP0154182A2 (en) | 1985-09-11 |
| DE3583621D1 (de) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0368416B2 (ja) | ||
| CN112860220B (zh) | 一种适用于多精度计算的可重构浮点乘加运算单元及方法 | |
| US5046038A (en) | Method and apparatus for performing division using a rectangular aspect ratio multiplier | |
| JPH0612229A (ja) | 乗累算回路 | |
| JPH0375901B2 (ja) | ||
| JPH0831025B2 (ja) | 乗算回路 | |
| JPH0477932B2 (ja) | ||
| US5721697A (en) | Performing tree additions via multiplication | |
| US7607165B2 (en) | Method and apparatus for multiplication and/or modular reduction processing | |
| US4190894A (en) | High speed parallel multiplication apparatus with single-step summand reduction | |
| JP3227538B2 (ja) | ２進整数乗算器 | |
| JP3222313B2 (ja) | 演算装置及び演算方法 | |
| JPS588353A (ja) | 乗算装置 | |
| JPS6259828B2 (ja) | ||
| JPH0621983B2 (ja) | 乗算器 | |
| Takagi | Arithmetic unit based on a high-speed multiplier with a redundant-binary addition tree | |
| JP3413940B2 (ja) | 演算回路 | |
| JP2790327B2 (ja) | 剰余乗算回路および剰余乗算方法 | |
| SU661549A1 (ru) | Арифметическое устройство | |
| JP2812365B2 (ja) | 乗算回路 | |
| JP2608090B2 (ja) | 高基数非回復型除算装置 | |
| JPS6155691B2 (ja) | ||
| JP2607759B2 (ja) | 除算器 | |
| JP3461252B2 (ja) | 乗算方法 | |
| JPH04184530A (ja) | 演算装置 |