JPH0366866B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の技術分野） 本発明はデイジタルデータの伝送に使用される
GMSK（Gaussian Filtered Minimum Shift
Keying）方式等の同期FSK（Frequency Shift
Keying）方式の変調回路に関するものである。

（従来技術とその問題点） 同期FSKは変調指数0.5のFSK方式で変調デー
タ（ベースバンド信号）に適当な帯域制限を行つ
てスペクトラムの拡がりを押さえた方式である。
この原理図を第１図に示す。ここで、１は変調デ
ータ（ベースバンド信号）で矩形波である。２
（LPF）はベースバンドの帯域制限フイルタで、
例えばGMSK方式ではガウス形フイルタが用い
られる。３（VCO）はFM変調器で、フイルタ２
の出力で変調されたFSK信号を発生する。４は
変調出力である。この原理図をそのまま回路に実
現したものは、直接FM変調方式と呼ばばれる受
信側での復調に同期検波方式を適用する場合、変
調器の変調指数を0.5に極めて近い値に保つ必要
があり、回路の利得、変調特性を経時変化、温度
変化に対して必要な精度に維持するのは困難であ
る。

そのため、第２図に示すような直交変調方式の
回路が一般に用いられている。第２図において、
１，４は第１図と同じ変調データ及び変調出力
で、５は変調データに同期した変調速度のクロツ
ク、６はその整数倍の周波数の変調信号発生用ク
ロツクである。７はデータのレジスタ、８は符号
系列に対応した位相角を求める象限管理回路、９
はクロツク同期内を分割して各時点ごとき波形を
発生するためのカウンタ、１０（ROMa）１１
（ROMb）は変調出力の同相成分及び直交成分の
波形を発生するROM、１２及び１３はDA変換
器、１４（LPF）及び１５（LPF）はクロツク
成分を除去するフイルタ、１６（MOD）及び１
９（MOD）平衡変調器、２０は合成回路であ
る。

第３図は第２図の回路の各部波形の例である。
直交変調方式の原理は種々の文献に示されてい
る。第３図のａは変調データで、ｂは変調出力の
位相変化を示している。なお、図の波線は帯域制
限をしない場合、即ちMSK方式の波形で、実線
は帯域制限をしたGMSKの波形である〔ｃ，ｄ
も同様〕。ｂの位相変化をするｃを同相成分と直
交成分に分けると、その包絡線波形はｃ及びｄの
ようになる。第２図の１４（LPF）及び１５
（LPR）の出力はその包絡線変調回路で、これは
１０（ROMa），１１（ROMb）でデイジタル符
号の形で発生され、DA変換器１２，１３とフイ
ルタ１４，１５を通してアナログ波形として得ら
れる。同相成分及び直交成分の波形発生用ROM
１０，１１はそれぞれ包絡線形に対応するデイジ
タル符号が書き込まれており、レジスタ７、象限
管理回路８、カウンタ９の出力をアドレスとして
読み出される。即ち、現入力データから数ビツト
前までのデータの符号系列と１クロツク同期内の
時間によつて出力波形が決められる象限管理回路
８の詳細は特願昭61−10249号に記載されている。

上記のような直交変調回路では、包絡線波形の
スペクトラム成分とクロツク成分を除去するフイ
ルタの特性との関係から、変調回路発生のクロツ
ク（第２図の６）の周波数をデータ速度のおよそ
８倍以上にする必要がある。波形発生回路はこの
クロツクの速度で特作しなければならない。高速
のデータ伝送を実現しようとする場合、この動作
速度が問題となるが、特にROMのアクセス時間
で動作速度が制限される。第２図の回路で通常の
レジスタ・カウンタ等はECL（エミツタ カツプ
ルド ロジツク）を用いることによつて高速にで
きるが、ROMはTTL（トランジスタ トランジ
スタ ロジツク）のROMを使用せざるを得ない
ことが多いためである。それは、ECLのROMは
マスクROMしか販売されておらず、プログラマ
ブルROMとしてはTTLのROMが最も高速な
RNMであるためであり、小量の生産ではマスク
ROMでは開発の費用が高くなる等の理由によ
る。例を示すと、アクセス時間35nsのROM
（TTLROMとしては最も高速なもの）を用い、
その他のレジスタの遅延時間等に20nsを割り当て
るとすれば、波形発生用クロツク速度は18MHzと
なり、データ速度をその1/8とすると、データ速
度は2.25MHzとなる。

従来の直交変調回路では、このように変調速度
が制限される。。一方直接FM変調方式では前記
のように動作の安定性に問題がある。

（発明の目的） 本発明はROMに書込まれた波形に対応する符
号をRAMに移し、実際に波形発生をこのRAM
によつて行うようにし、ECLのRAMを使い、周
辺回路もECLとすることによつて高速動作を可
能とし直交変調回路の動作速度を高めることがで
きるようにした同期FSK方式の変調回路を提供
するものである。

第４図は本発明に構成例で、第２図の１０
（ROMa），１１（ROMb）までの部分に対応し
ている。図の変調データ１、変調速度クロツク
５、変調信号発生用クロツク６，レジスタ７，象
限管理回路８，カウンタ９は第２図と同じであ
る。２１はクロツク周波数をROM２５，２６の
動作周波数まで下げず分周器、２２はRAM書込
み時のアドレス発生用のカウンタ、２３はRAM
の書込み制御回路、２４はRAM書込みと信号発
生用のアドレス切替回路、２５（ROMa），２６
（ROMb）は変調波形を書込んだROM、２７
（RAM），２８（RAM）は変調波形発生用の
RAM、２９（AND）はRAMの書込みパルスの
ゲート、３０は書込み開始信号である。

本発明では、書込み制御回路２３の制御のそと
に、２５（ROMa），２６（ROMb）に書込まれ
ている変調波形をそれぞれ２７（RAM）及び２
８（RAM）に転送し、変調では従来回路と同様
な方法で、この２つのRAMから変調波形を発生
する。これらのRAM２７，２８を高速のECLの
RAMとし、ROM−RAM間の転送は実際の動作
速度に比べて低速とし、ROMの読出し速度より
遅い速度とすれば、ROMの動作速度とは無関係
にRAMの動作速度で決まる速度まで、変調速度
を上げることができる。ROM２５，２６から
RAM２７，２８への変調波形の転送は装置の電
源投入時及び送信オフの時に適当な繰り返し同期
で行えば送信動作には影響を与えずに行うことが
できる。

ROMからRAMへの問題転送の動作を説明す
る。第５図はそのタイムチヤートで、ａは分周器
２１（DIV）の出力、ｂは書込み（転送）開始パ
ルス２０、ｃはROM及びRAMのアドレス（カ
ウンタ２２のカウント数）、ｄはRAMの書込み
パルス、ｅはアドレス切替回路２４の切替信号で
ある。転送用のクロツクは分周器２１で変調信号
発生用クロツクから作られる。その繰返し周期
（第５図のＴ）はROMの読出しに充分な時間に
選ばれる。転送動作は第５図ｂのように書込み開
始パルス３０によつて開始し、制御回路２３を通
してカウンタ２２のカウントをスタートさせ、同
時に切替回路２４をカウンタ２２の出力側に切替
る。従つて、ROM及びRAMのアドレスにはカ
ウンタ２２の出力が与えられる。切替信号ｅはク
ロツクのゲート２９（AND）のゲート信号にも
用いられ、RAMの書き込みパルスが作られる。
これらは第５図の波形の通りである。このように
してROM２５，２６内に書込まれている波形に
対応する符号がRAM２７，２８に転送される。
カウンタ２２のカウント数が所定の値に達し必要
な信号の転送が終了すると、カウンタ２２から書
込み制御回路２３に終了パルスが与えられ、転送
動作を終了する、転送中以外の時間は切替回路４
４はデータレジスタ７，象限管理回路８，信号発
生用カウンタ９側を選択し、第２図と同様に
RAM２７，２８から直交変調波形が発生され
る。

（発明の効果） 以上の説明から明らかなように、本発明によつ
て、同期FSX方式を高速のデータ伝送に適用す
る場合にも直交変調回路を使用することができ、
安定な変調装置を実現することができる。

【図面の簡単な説明】

第１図は直接FM変調方式の変調回路の原理的
構成を示すブロツク図、第２図は従来の直交変調
回路の１例を示すブロツク図、第３図は第２図の
回路の各部動作波形例を示すタイムチヤート、第
４図は本発明の実施例を示すブロツク図、第５図
は第４図の実施例における波形転送の動作を説明
するためのタイムチヤートである。

Claims (1)

【特許請求の範囲】
1. １ 変調波の同相成分及び直交成分をデイジタル
   メモリから読み出して変調を行う直交変調方式の
   変調回路において、変調波形をROMに書き込ん
   でおき、送信前に該ROMからRAMに該変調波
   形を転送し、送信時は該RAMから該変調波形を
   読み出すように前記デイジタルメモリが構成され
   ていることを特徴とする変調回路。