JPS61128654A - 切換装置 - Google Patents
切換装置Info
- Publication number
- JPS61128654A JPS61128654A JP25008284A JP25008284A JPS61128654A JP S61128654 A JPS61128654 A JP S61128654A JP 25008284 A JP25008284 A JP 25008284A JP 25008284 A JP25008284 A JP 25008284A JP S61128654 A JPS61128654 A JP S61128654A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- data symbol
- shift keying
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2078—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the phase change per symbol period is constrained
- H04L27/2082—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the phase change per symbol period is constrained for offset or staggered quadrature phase shift keying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は１例えば４相位相シフトキーイング（ｑ、ｐ
ｓｘ）方式変調器において２通常の４相位相シフトキー
イング（ＱＰ１３Ｋ）方式、及びオフセット４相位相シ
フトキーイング（０−ＱＰＥＩＫ）方式の切換装置に関
するものである。
ｓｘ）方式変調器において２通常の４相位相シフトキー
イング（ＱＰ１３Ｋ）方式、及びオフセット４相位相シ
フトキーイング（０−ＱＰＥＩＫ）方式の切換装置に関
するものである。
第１図は、４相位相シフトキーイング方式変調器及び、
従来の一般的な４相位相シフトキーイング／オフセット
４相位相シフトキーイング切換装置の構成を示したもの
である。
従来の一般的な４相位相シフトキーイング／オフセット
４相位相シフトキーイング切換装置の構成を示したもの
である。
図において、（１）はＲＦ搬送波、（２）は第１の２相
変調器、（３）は７ｒ／２移相器、（４）は第２の２相
変調器、（５）は結合器、（６）は４相変調出力、（７
）は周期Ｔのクロック発生器、（８）は第１のデータシ
ンボル発生器、（９）は第２のデータシンボル発生器、
へ１は４相位相シフトキーイング／オフセット４相位相
シフトキーイング切換スイッチ、αυは第１のポジテイ
ブエツジトリガシフトレジスタ、（Ｉ３は第２のポジテ
ィブエツジトリガシフトレジスタ、αｊはネガティブエ
ツジトリガシフトレジスタである。
変調器、（３）は７ｒ／２移相器、（４）は第２の２相
変調器、（５）は結合器、（６）は４相変調出力、（７
）は周期Ｔのクロック発生器、（８）は第１のデータシ
ンボル発生器、（９）は第２のデータシンボル発生器、
へ１は４相位相シフトキーイング／オフセット４相位相
シフトキーイング切換スイッチ、αυは第１のポジテイ
ブエツジトリガシフトレジスタ、（Ｉ３は第２のポジテ
ィブエツジトリガシフトレジスタ、αｊはネガティブエ
ツジトリガシフトレジスタである。
従来の４相位相シフトキーイング／オフセット４相位相
シフトキーイング切換装置は、上記の如く構成され、第
１のデータシンボル発生器（８）、及び第２のデータシ
ンボル発生器（９）においては、クロック発生器（７）
にて発生されるＴ周期のクロックをマスタークロックと
した第１のデータシンボル及び、第２のデータシンボル
がそれぞれ発生される。
シフトキーイング切換装置は、上記の如く構成され、第
１のデータシンボル発生器（８）、及び第２のデータシ
ンボル発生器（９）においては、クロック発生器（７）
にて発生されるＴ周期のクロックをマスタークロックと
した第１のデータシンボル及び、第２のデータシンボル
がそれぞれ発生される。
第２図に、この第１のデータシンボル出力α尋。
第２のデータシンボル出力住９の１例を示す。
ここで、この第１のデータシンボル出力（１４は、クロ
ック発生器（７）のＴ周期のクロックで動作する第１の
ポジティブエツジトリガシフトレジスタ（Ｉυを通過す
るが、４相位相シフトキーイングとするためには、第１
のデータシンボル出力（１４と第２のデータシンボル出
力（１９の相対位相を変化させないように、第２のデー
タシンボル出力（ｔ！９も又、第１のデータシンボル出
力Ｉと同様な第２のポジティブエツジトリガシフトレジ
スタ（１３を通過させる必要がある。
ック発生器（７）のＴ周期のクロックで動作する第１の
ポジティブエツジトリガシフトレジスタ（Ｉυを通過す
るが、４相位相シフトキーイングとするためには、第１
のデータシンボル出力（１４と第２のデータシンボル出
力（１９の相対位相を変化させないように、第２のデー
タシンボル出力（ｔ！９も又、第１のデータシンボル出
力Ｉと同様な第２のポジティブエツジトリガシフトレジ
スタ（１３を通過させる必要がある。
この時、４相位相シフトキーイング／オフセット４相位
相シフトキーイング切換スイッチ顛は。
相シフトキーイング切換スイッチ顛は。
４相位相シフトキーイング側であり、第１及び第２の２
相変調器（２１、（４１に入るデータシンボルの位相関
係は、第１のデータシンボル発生器（８）と第２のデー
タシンボル発生器（９）のデータシンボル発生時と同様
な位相関係を保持している。
相変調器（２１、（４１に入るデータシンボルの位相関
係は、第１のデータシンボル発生器（８）と第２のデー
タシンボル発生器（９）のデータシンボル発生時と同様
な位相関係を保持している。
又、オフセット４相位相シフトキーイングとするために
は、第１のデータシンボル出力ａ４に対して、１／２シ
ンボルだけ第２のデータシンボル出力−を遅延させる必
要があるが、従来の切換装置では、Ｔ周期クロックを用
いているため、第２のデータシンボル出力（ＵＳを、Ｔ
周期クロックで動作するネガティブエツジトリガシフト
レジスタ（１′３に通過させることで、第１のデータシ
ンボル出力α尋と比べて１／２シンボルの遅延動作を行
なっている。
は、第１のデータシンボル出力ａ４に対して、１／２シ
ンボルだけ第２のデータシンボル出力−を遅延させる必
要があるが、従来の切換装置では、Ｔ周期クロックを用
いているため、第２のデータシンボル出力（ＵＳを、Ｔ
周期クロックで動作するネガティブエツジトリガシフト
レジスタ（１′３に通過させることで、第１のデータシ
ンボル出力α尋と比べて１／２シンボルの遅延動作を行
なっている。
このネガティブエツジシフトレジスタａ３の出力、波形
１Ｇと、それぞれのシフトレジスタに入力されるクロッ
ク波形Ｃ１７） 、αａを第２図に示す。
１Ｇと、それぞれのシフトレジスタに入力されるクロッ
ク波形Ｃ１７） 、αａを第２図に示す。
オフセット４相位相シフトキーイングとする時には、従
来はこのような方法で、第１のデータシンボル発生器（
８）と、第２のデータシンボル発生器（９）のデータシ
ンボル出力の相対位相を１／２シンボル遅らせ、第１及
び第２の２相変調器（２） 、 ＋４１への入力を行な
っていた。
来はこのような方法で、第１のデータシンボル発生器（
８）と、第２のデータシンボル発生器（９）のデータシ
ンボル出力の相対位相を１／２シンボル遅らせ、第１及
び第２の２相変調器（２） 、 ＋４１への入力を行な
っていた。
上記した従来の４相位相シフトキーイング／オフセット
４相位相シフトキーイング切換装置においては、クロッ
ク発生器（７）より発生するＴ周期クロックのデユーテ
ィが問題となる。
４相位相シフトキーイング切換装置においては、クロッ
ク発生器（７）より発生するＴ周期クロックのデユーテ
ィが問題となる。
それは、このデユーティが正確に５０％でないと、オフ
セット４相位相シフトキーイングにした際に、第１のポ
ジティブエツジトリガシフトレジスタａυを通過したデ
ータシンボル人出力Ｉに対して、ネガティブエツジトリ
ガシフトレジスタ０を通過した第２のデータシンボル出
力ａ９が、正確に１／２シンボルだけ遅延しないからで
ある。
セット４相位相シフトキーイングにした際に、第１のポ
ジティブエツジトリガシフトレジスタａυを通過したデ
ータシンボル人出力Ｉに対して、ネガティブエツジトリ
ガシフトレジスタ０を通過した第２のデータシンボル出
力ａ９が、正確に１／２シンボルだけ遅延しないからで
ある。
しかしながら、このクロック発生器（７）に、温度変化
や経時変化も含めて、非常にデユーティが安定し、かつ
正確に５０％となるクロックを発生させるということが
、困難であるという欠点があった。
や経時変化も含めて、非常にデユーティが安定し、かつ
正確に５０％となるクロックを発生させるということが
、困難であるという欠点があった。
この発明は、かかる欠点を改善する目的でなされたもの
であり、第２のデータシンボル出力を。
であり、第２のデータシンボル出力を。
ポジティブエツジトリガシフトレジスタと、ネガティブ
エツジトリガシフトレジスタの２種のシフトレジスタに
切換えることで、４相位相シフトキーイングとオフセッ
ト４相位相シフトキーイングとの切換えとはせずに、ク
ロック発生器より発生したＴ ／ ２周期クロックで動
作させるボジテイ−プエツジトリガシフトレジスタのみ
を用いて、１／２シンボル遅延におけるクロック波形の
デユーティによる影響を除去した。４相位相シフトキー
イング／オフセット４相位相シフトキーイング切換装置
を提案するものである。
エツジトリガシフトレジスタの２種のシフトレジスタに
切換えることで、４相位相シフトキーイングとオフセッ
ト４相位相シフトキーイングとの切換えとはせずに、ク
ロック発生器より発生したＴ ／ ２周期クロックで動
作させるボジテイ−プエツジトリガシフトレジスタのみ
を用いて、１／２シンボル遅延におけるクロック波形の
デユーティによる影響を除去した。４相位相シフトキー
イング／オフセット４相位相シフトキーイング切換装置
を提案するものである。
第３図は、この発明の一実施例を示すものであり、（１
）〜（６１、（８）〜住ａは第１図と同じである。
）〜（６１、（８）〜住ａは第１図と同じである。
翰は周期Ｔ／２のクロック発生器であり、ｃｌυはその
クロックを周期Ｔにする分局器であり、ａｎは。
クロックを周期Ｔにする分局器であり、ａｎは。
１クロック分の遅延回路を含む第３のポジティブエツジ
トリガシフトレジスタである。
トリガシフトレジスタである。
上記のように構成された４相位相シフトキーイング／オ
フセット４相位相シフトキーイング切換装置において、
従来装置と根本的に異なる７点は。
フセット４相位相シフトキーイング切換装置において、
従来装置と根本的に異なる７点は。
シフトレジスタαυ、 （１ａ 、 ＋２１に入力する
クロック周波数が、データシンボル発生器ｔｅｌ 、
（ｓ）に入力するクロック周波数の２倍であるというこ
とである。
クロック周波数が、データシンボル発生器ｔｅｌ 、
（ｓ）に入力するクロック周波数の２倍であるというこ
とである。
４相位相シフトキーイングに切換えた際は、第１のデー
タシンボル出力α尋も第２のデータシンボル出力（ｌ！
９も全く同じポジティブエツジトリガシフトレジスタを
通り、２相変調器へと入力される。
タシンボル出力α尋も第２のデータシンボル出力（ｌ！
９も全く同じポジティブエツジトリガシフトレジスタを
通り、２相変調器へと入力される。
この点においてはクロック周期がＴ ／ ２となったた
めの変化はない。
めの変化はない。
しかしながら、オフセット４相位相シフトキーイングに
切換えた時、第２のデータシンボル出力−は、１クロッ
ク分の遅延回路を持つ第３のポジティブエツジトリガシ
フトレジスタ（至）を通過することで、正確に１／２シ
ンボル分だけ遅延する。
切換えた時、第２のデータシンボル出力−は、１クロッ
ク分の遅延回路を持つ第３のポジティブエツジトリガシ
フトレジスタ（至）を通過することで、正確に１／２シ
ンボル分だけ遅延する。
第４図に、この１クロツク遅延したポジティブエツジト
リガシフトレジスタ出力（２）と、Ｔ／２周期ポジティ
ブエツジクロック（至）を示す。
リガシフトレジスタ出力（２）と、Ｔ／２周期ポジティ
ブエツジクロック（至）を示す。
このようにＴ／２周期クロックをシフトレジスタに用い
ることで、クロック発生器（Ｉ！Ｊのデユーティの影響
を完全に除去し、正確に１／２シンボルの遅延を生じさ
せることができる。
ることで、クロック発生器（Ｉ！Ｊのデユーティの影響
を完全に除去し、正確に１／２シンボルの遅延を生じさ
せることができる。
この発明は２以上説明した通り、４相位相シフトキーイ
ング／オフセット４相位相シフトキーイング切換装置に
おいて、オフセット４相位相シフトキーイングにした際
に、従来装置では使用するクロックのデユーティ変化の
ために正確に１／２シンボルだけ遅延させることが困難
であった覗のを、データシンボル発生器に入力するクロ
ックの２倍の周波数のクロックを用いることで、クロッ
クのデユーティ変化の影響を完全に除去し、正確に１／
２シンボル分遅延させ得るという効果がある０
ング／オフセット４相位相シフトキーイング切換装置に
おいて、オフセット４相位相シフトキーイングにした際
に、従来装置では使用するクロックのデユーティ変化の
ために正確に１／２シンボルだけ遅延させることが困難
であった覗のを、データシンボル発生器に入力するクロ
ックの２倍の周波数のクロックを用いることで、クロッ
クのデユーティ変化の影響を完全に除去し、正確に１／
２シンボル分遅延させ得るという効果がある０
第１図は、４相位相シフトキーイング変調器及び従来の
４相位相シフトキーイング／オフセット４相位相シフト
キーイング切換装（ｔを示す図、第２図は、第１図の構
成におけるデータシンボル波形、及びクロック波形を示
す図、第３図は、４相位相シフトキーイング変調器及び
、この発明による４相位相シフトキーイング／オフセッ
ト４相位相シフトキーイング切換装置を示す図、第４図
は第３図の構成に、いけるデータシンボル波形、及びク
ロック波形を示す図である。 図において、（ｌ）はＲＦ搬送波、（２ｊは第１の２相
変調器、（３）はπ／２移相器、（４）は第２の２相変
調器、（５）は結合器、（６１は４相変調出力、（７）
は周期Ｔのクロック発生器、（８）は第１のデータシン
ボル発生器、（９Ｊは第２のデータシンボル発生器、
１Ｇは４相位相シフトキーイング／オフセット４相位相
シフトキーイング切換スイッチ、住υは第１のポジティ
ブエツジトリガシフトレジスタ、 ＵＺは第２のポジテ
ィブエツジトリガシフトレジスタ、 １１３はネガティ
ブエツジトリガシフトレジスタ＊ （１４は第１のデー
タシンボル出力、α９に第２のデータシンボル出力、μ
ｅはネガティブエツジトリガシフトレジス ・り出力
、 ｕ７１はポジティブエツジケ示したクロック発生器
出力、０ｇはネガティブエツジを示したクロック発生器
出力、 １１９は周期Ｔ ／ ２のクロック発生器、
ＩＩ！Ｉは１クロック分の遅延回路ケ含むポジティブエ
ツジトリガシフトレジスタ、＋２１１は分局器、＠は１
クロック分の遅延回路を含む第３のポジティブエツジト
リガシフトレジスタ出力、１２３はポジティブエツジを
示した２逓倍器である。 なお９図中同一符号は、同−又は相当部分を−示すもっ
とする。
４相位相シフトキーイング／オフセット４相位相シフト
キーイング切換装（ｔを示す図、第２図は、第１図の構
成におけるデータシンボル波形、及びクロック波形を示
す図、第３図は、４相位相シフトキーイング変調器及び
、この発明による４相位相シフトキーイング／オフセッ
ト４相位相シフトキーイング切換装置を示す図、第４図
は第３図の構成に、いけるデータシンボル波形、及びク
ロック波形を示す図である。 図において、（ｌ）はＲＦ搬送波、（２ｊは第１の２相
変調器、（３）はπ／２移相器、（４）は第２の２相変
調器、（５）は結合器、（６１は４相変調出力、（７）
は周期Ｔのクロック発生器、（８）は第１のデータシン
ボル発生器、（９Ｊは第２のデータシンボル発生器、
１Ｇは４相位相シフトキーイング／オフセット４相位相
シフトキーイング切換スイッチ、住υは第１のポジティ
ブエツジトリガシフトレジスタ、 ＵＺは第２のポジテ
ィブエツジトリガシフトレジスタ、 １１３はネガティ
ブエツジトリガシフトレジスタ＊ （１４は第１のデー
タシンボル出力、α９に第２のデータシンボル出力、μ
ｅはネガティブエツジトリガシフトレジス ・り出力
、 ｕ７１はポジティブエツジケ示したクロック発生器
出力、０ｇはネガティブエツジを示したクロック発生器
出力、 １１９は周期Ｔ ／ ２のクロック発生器、
ＩＩ！Ｉは１クロック分の遅延回路ケ含むポジティブエ
ツジトリガシフトレジスタ、＋２１１は分局器、＠は１
クロック分の遅延回路を含む第３のポジティブエツジト
リガシフトレジスタ出力、１２３はポジティブエツジを
示した２逓倍器である。 なお９図中同一符号は、同−又は相当部分を−示すもっ
とする。
Claims (1)
- 【特許請求の範囲】 周期Ｔ／２のクロツク発生器と、クロツク周期をＴにす
る分周器と、周期がＴであるクロツクを用いた第１のデ
ータシンボル発生器、及び第２のデータシンボル発生器
と、Ｔ／２周期クロツクで動作させ、第１のデータシン
ボル出力を入力する第１のポジテイブエツジトリガシフ
トレジスタと、Ｔ／２周期クロツクで動作させ、第２の
データシンボル出力を入力する第２のポジテイブエツジ
トリガシフトレジスタと、Ｔ／２周期クロツクで動作さ
せ、第２のデータシンボル出力を入力する１クロツク分
の遅延回路を持つた第３のポジテイブエツジトリガシフ
トレジスタと、４相位相シフトキーイングとオフセツト
４相位相シフトキーイングを切換えるスイツチとを備え
、４相位相シフトキーイングとオフセツト４相位相シフ
トキーイングの切換えを行なうことを特徴とする 切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25008284A JPS61128654A (ja) | 1984-11-27 | 1984-11-27 | 切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25008284A JPS61128654A (ja) | 1984-11-27 | 1984-11-27 | 切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128654A true JPS61128654A (ja) | 1986-06-16 |
Family
ID=17202537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25008284A Pending JPS61128654A (ja) | 1984-11-27 | 1984-11-27 | 切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0397077A2 (en) * | 1989-05-12 | 1990-11-14 | Fujitsu Limited | A system for interrupting a transmitter output wave |
-
1984
- 1984-11-27 JP JP25008284A patent/JPS61128654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0397077A2 (en) * | 1989-05-12 | 1990-11-14 | Fujitsu Limited | A system for interrupting a transmitter output wave |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1022799A (ja) | 位相検出回路 | |
| GB906310A (en) | Improvements in data transmission system | |
| JPS61128654A (ja) | 切換装置 | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| GB2029675A (en) | Circuit arrangement for generating sampling pulses for use in receiving stations of data transmission | |
| US4547751A (en) | System for frequency modulation | |
| KR930004264B1 (ko) | 디지탈 신호 변조회로 | |
| JPS63169151A (ja) | 同期ｆｓｋ方式の変調回路 | |
| SU1555892A1 (ru) | Устройство тактовой синхронизации | |
| SU1622834A1 (ru) | Цифровой фазометр | |
| JPS6019396Y2 (ja) | 変復調装置の同期切替回路 | |
| JPS6046157A (ja) | 準同期検波回路 | |
| SU815958A1 (ru) | Устройство дл формировани сигналовдВуКРАТНОй фАзОВОй ТЕлЕгРАфии | |
| SU1706050A1 (ru) | Устройство дл формировани частотно-телеграфных сигналов | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 | |
| JPH0311140B2 (ja) | ||
| SU652725A1 (ru) | Частотный манипул тор | |
| SU1406748A1 (ru) | Дискретное фазосдвигающее устройство | |
| JPS63107242A (ja) | 周波数ホツピング（ｆｈ）変調器回路 | |
| JPS6213143A (ja) | 直交振幅歪補正回路 | |
| JPH052092U (ja) | 復調装置 | |
| JPH0613248U (ja) | タイミング信号抽出回路 | |
| JPH03228440A (ja) | Ｆｍ変調波送信装置 | |
| JPS6384347A (ja) | 位相検出信号発生回路 | |
| JPH07229958A (ja) | 復調器 |