KR930004264B1

KR930004264B1 - 디지탈 신호 변조회로

Info

Publication number: KR930004264B1
Application number: KR1019900014433A
Authority: KR
Inventors: 천병진
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1990-09-13
Filing date: 1990-09-13
Publication date: 1993-05-22
Also published as: KR920007331A

Abstract

내용 없음.

Description

디지탈 신호 변조회로

제1도는 종래의 회로도.

제2도는 제1도의 동작파형도.

제3도는 본 발명에 따른 회로도.

제4도는 본 발명에 따른 실시예 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 디지탈신호 발생부 20 : 제1신호지연부

30 : 제1위상지연 어레이부 40 : 제1멀티플렉서수단

50 : 대역필터 120 : 제2신호 지연부

130 : 제2위상지연 어레이부 140 : 제1멀티플렉서수단

150 : 선택신호 발생부

본 발명은 디지탈 신호 BPSK(biphase Shift Keying) 변조회로에 관한 것으로,특히 캐리어신호를 여러각으로 위상지연하여 소정 멀티플렉서수단에 입력한 뒤 디지탈 신호 정보에 의해 선택 출력하는 디지탈 신호 변조회로에 관한 것이다.

일반적으로 디지탈 신호 변조회로와 변조된 신호를 공중에 전파하는 회로는 제1도와 같은데, 그 동작을 살펴보면 다음과 같다. 디지탈신호 발생기(A)에서는 소정 디지탈 신호를 발생하여 출력하며 저역통과필터(LPF)(B)는 상기 디지탈 신호에 유입될 수도 있는 외부 고주파 잡음을 억제하여 출력한다. 상기 저역통과필터(B)에서 필터링되어 출력되는 상기 디지탈 신호는 변조기(C)에서 소정 반송파(CR)로 위상변조되어 출력되며 그 파형은 제2도와 같다. 즉 상기 디지탈 신호가 변조기(C)와 대역통과필터(D)를 거치면서 상기 반송파(C)로 위상 변조된다. 그리고 상기 대역통과필터(D)에서 출력되는 변조파는 전력증폭기(E)에서 전력증폭되어 안테나(F)로 공중에 전파된다.

또한 상기 제1도의 회로는 디지탈 신호를 반송파로 변조할 때 상기 디지탈 신호가 천이됨에 따라 상기 반송파의 위상을 0도와 180°로 천이하므로서 변조하는 방식을 채용하고 있는데 이것은 상기 반송파가 0°와 180°를 천이하는 지점에서 제2도와 같이 일그러진 파형이 발생되는 원인이 된다. 또한 상기 위상 천이 지점을 제로크로싱이라 하며 이 부분은 상기 밴드패스필터(D)를 거치게 되면 신호가 상당히 감쇠된다.

이것은 상기 제로크로싱 부분의 주파수는 상기 밴드패스필터의 패스 주파수에 벗어나기 때문이다. 그리고 이를 전력증폭하여 출력할때 전력증폭기가 C급으로 동작하는 회로일 경우 상기 제로크로싱 부분에서는 상기 전력증폭기가 오동작하게 되어 충실한 신호를 공중에서 전파하지 못하는 단점이 발생된다.

따라서 본 발명의 목적은 소정 디지탈 정보가 입력될때 이에 의해 소정 제어신호를 생성하며, 또한 캐리어 신호를 하나 이상의 지연회로를 포함한 지연어레이를 이용하여 45°또는 90°지연한뒤, 이를 소정 멀티플렉서수단으로 순서적으로 상기 제어신호의 제어에 의해 선택하므로서 변조출력하는 상기 디지탈 신호 변조회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조로 상세히 설명한다.

제2도는 본 발명의 회로도로서, 소정 클럭펄스(CLK1)가 입력될때 소정 디지탈 신호를 발생하여 출력하는 디지탈신호 발생부(10)와, 상기 디지탈신호 발생부(10)의 디지탈 신호 출력을 입력되는 소정 클럭펄스(CLK2)에 의해 위상지연하여 출력하는 제1신호지연부(20)와, 소정 반송파(CR)가 입력될때 이를 0°, 90°, 180°, 270°지연하여 각각 출력하는 제1신호지연 어레이부(30)와, 상기 제1신호지연 어레이부(30)의 출력이 입력될때 이를 상기 디지탈신호 발생부(10) 및 상기 제1신호지연부(20)의 출력을 선택출력하는 제1멀티플렉서수단(40)과, 상기 제1멀티플렉서수단(40)의 출력을 소정 대역에서만 출력하고 나머지 대역에서는 감쇠하는 대역통과필터(50)으로 구성된다.

따라서 본 발명의 구체적 일실시예를 상기 구성과 제4도를 참조로 하여 상세히 설명한다.

먼저 상기 클럭펄스(CLK1)가 입력되면 상기 디지탈신호 발생부(10)는 소정의 디지탈 신호를 발생시킨다. 이 클럭 출력신호는 상기 제1신호지연부(20)에 입력되는데 이때 상기 제1신호지연부(20)는 소정 제2클럭신호(CLK2)를 입력받아 상기 디지탈신호 발생부(10)의 출력신호를 상기 제2클럭신호(CLK2)에 따라 지연시켜 출력한다.

또한 캐리어신호가 상기 제1위상지연 어레이부(30)에 입력되면 상기 제1지연 어레이부(30)는 입력신호를 0°, 90°, 180°, 270°지연하여 각각 출력한다. 이때 본 발명의 핵심 수단인 제1멀티플렉서수단(40)은 상기 디지탈신호 발생부(10)과 상기 제1신호지연부(20)의 출력을 선택 제어신호로 하여 상기 제1지연 어레이부(30)의 각 출력신호를 선택하여 출력한다. 이때 상기 제1플렉서수단(40)은 입력신호를 선택할때 다음 표 1과 같이 선택한다. 상기 위상지연 어레이부(30)의 출력이 입력단(I0-I3)에 각각 0°지연출력, 90°지연출력, 180°지연출력, 270°지연출력이 입력되면, 상기 제1신호지연부(20)의 출력을 SI로 하고 상기 제2신호지연부(20)의 출력을 S2로 하여 조합한 두 신호(S1, S2)를 선택신호로 이를 선택하여 출력한다. 그리고 이것은 결과적으로 상기 디지탈 신호가 반송파(R)로 변조되는 작용을 하게 된다.

[표 1]

또한 상기 표 1과 제1멀티플렉서수단(40)에 의해 입력 디지탈 정보를 캐리어 신호로 변조함에 있어 종래와 같이 180°로 천이하지 않고 네단계로 나누어 90°씩 천이함으로서 상기 제1도의 회로에서 발생하는 제로크로싱 부분의 왜곡을 해결할 수 있다.

본 발명의 또 다른 실시예는 제4도와 같은 것으로서, 상기 제1신호지연부(20)의 출력을 상기 클럭펄스(CLK2)를 입력받아 이를 또 다시 지연하여 출력하는 제2신호지연부(102)와, 캐리어신호가 입력 병렬로 될때 0°-315°로 각각 45°배수로 지연된 8개의 병렬 출력 신호를 출력하는 제2위상지연 어레이수단부(130)와, 상기 디지탈신호 발생부(10) 및 상기 제1신호지연부(20)의 출력과 상기 제2위상부(120)의 출력신호를 입력받아 상기 제2멀티플렉서수단(140)에 상기 선택신호를 출력하는 선택신호 발생부(150)가 상기 제2도에 첨가된 형태로 구성된다.

이상과 같이 구성된 본 발명의 다른 실시예를 설명하면, 제2신호지연어레이부(130)가 지연출력하는 지연각은 45°간격으로 0°, 45°, 135°, 180°, 225°, 270°, 315°로 8가지인데, 이는 상기 제2멀티플렉서수단(140)에 의해 선택 출력된다. 이때 상기 제2멀티플렉서수단(140)은 상기 선택신호 발생부(150)의 출력에 제어되어 선택동작을 수행하는데, 상기 선택신호 발생부(150)는 8가지의 제어신호를 발생하여 출력한다.

즉, 상기 다른 실시예는 제2멀티플렉서수단(140)을 이용하여 변조출력하는데 45°간격으로 위상을 천이함으로서 상기 본 발명의 일실시예보다 좀더 상기 제로크로싱 지점에서의 왜곡을 없앨 수 있다.

이상과 같이 본 발명은 입력되는 디지탈 신호를 어느 특정 주파수의 캐리어신호로 변조할때 일정한 위상간격을 갖는 반송파(CR)를 상기 디지탈 신호 정보에 의해 선택적으로 출력함으로써 변조효과를 얻을 수 있으며, 종래에 발생하엿던 제로크로싱 부분에서는 왜곡을 방지할 수 있는 이점이 있다.

Claims

디지탈 신호 변조회로에 있어서, 소정 디지탈 클럭펄스(CLK1)가 입력될때 소정 디지탈 신호를 발생하여 출력하는 디지탈신호 발생부(10)와, 상기 디지탈 신호가 입력될때 이를 입력되는 소정 디지탈 클럭펄스(CLK2)에 의해 위상지연하여 출력하는 제1신호지연부(20)와, 소정 반송파가 입력될때 이를 지연하여 각각 출력하는 제1신호지연 어레이부(30)와, 상기 제1신호지연 어레이부(30)의 출력이 입력될때 이를 상기 디지탈신호 발생부(10) 및 상기 제1신호지연부(20)의 출력을 선택신호로 조합하여 선택출력하는 제1멀티플렉서수단(40)과, 상기 제1멀티플렉서수단(40)의 출력을 소저 대역에서만 출력하고 나머지 대역에서는 감쇠하는 대역필터수단(50)으로 구성됨을 특징으로 하는 회로.
디지탈 신호 변조회로에 있어서, 소정 디지탈 클럭펄스(CLK1)가 입력될때 소정 디지탈 신호를 발생하여 출력하는 디지탈신호 발생부(10)와, 상기 디지탈 신호 출력이 입력될때 이를 소정 디지탈 클럭펄스(CLK2)에 의해 지연하는 출력하는 제1신호지연부(20)와, 상기 제1신호지연부(20)의 출력을 상기 디지탈 클럭펄스(CLK2)에 의해 지연하여 출력하는 제2신호지연부(120)와, 상기 디지탈신호 발생부(10)와 상기 제1신호지연부(20)와 상기 제2신호지연부(120)의 출력들을 입력으로 소정선택 신호를 출력하는 선택신호 발생부(150)와, 소정 캐리어 신호가 입력될때 이를 0°부터 45°씩 증가하여 315°까지의 값들 만큼 위상지연하여 출력하는 제2위상지연 어레이부(130)와, 상기 선택신호 발생부(150)의 선택신호에 의해 상기 제2위상지연 어레이부(130)의 출력을 순차적으로 선택 출력하는 제2멀티플렉서수단(140)과, 상기 제2멀티플렉서수단(140)의 출력을 소정 대역 필터링하여 출력하는 대역필터(50)로 구성함을 특징으로 하는 회로.