JPH0365740A - プログラム起動頻度表示回路 - Google Patents
プログラム起動頻度表示回路Info
- Publication number
- JPH0365740A JPH0365740A JP1202351A JP20235189A JPH0365740A JP H0365740 A JPH0365740 A JP H0365740A JP 1202351 A JP1202351 A JP 1202351A JP 20235189 A JP20235189 A JP 20235189A JP H0365740 A JPH0365740 A JP H0365740A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- state
- flop
- flip
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010977 unit operation Methods 0.000 claims abstract description 7
- 230000004913 activation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央制御回路と記憶回路とを含んで構成され
る装置における特定のプログラムの起動頻度を表示させ
るプログラム起動頻度表示回路に関する。
る装置における特定のプログラムの起動頻度を表示させ
るプログラム起動頻度表示回路に関する。
従来、電子交換機における起動頻度表示では、中央制御
回路が命令実行中である運転状態か、又は、命令の実行
停止中であるホルト状態かを表示するため、ホルト状態
の占める割合を検出する検出回路を設け、検出出力を発
光ダイオードからなる表示回路に入力して、輝度に変換
し表示している。
回路が命令実行中である運転状態か、又は、命令の実行
停止中であるホルト状態かを表示するため、ホルト状態
の占める割合を検出する検出回路を設け、検出出力を発
光ダイオードからなる表示回路に入力して、輝度に変換
し表示している。
上述したように従来、電子交換機における起動頻度表示
では、中央制御回路が運転状態か又はホルト状態かを知
ることはできるが、使用している複数のモジュール化さ
れたプログラムのうち、特定のプログラムがどの程度の
頻度で起動されているかということが分らないという欠
点があり、タスクの発生頻度の分かる起動頻度表示がシ
ステム構成上望まれてきている。
では、中央制御回路が運転状態か又はホルト状態かを知
ることはできるが、使用している複数のモジュール化さ
れたプログラムのうち、特定のプログラムがどの程度の
頻度で起動されているかということが分らないという欠
点があり、タスクの発生頻度の分かる起動頻度表示がシ
ステム構成上望まれてきている。
本発明の目的は、モジュール化された複数のプログラム
のうち、特定のプログラムの起動頻度を表示することが
可能なプログラム起動頻度表示回路を提供することにあ
る。
のうち、特定のプログラムの起動頻度を表示することが
可能なプログラム起動頻度表示回路を提供することにあ
る。
本発明のプログラム起動頻度表示回路は、中央制御回路
と、前記中央制御回路により書込み又は読出しされる記
憶回路と、前記中央制御回路及び前記記憶回路を接続す
るバスとを備えた装置において、 前記中央制御回路が前記バスを介して前記記憶回路に対
して書込み又は読出しする１動作を単位動作として、前
記単位動作が前記記憶回路内の限定されたアドレス範囲
内へのアクセスであるかどうかを判定し、範囲内であれ
ばセットパルスを出力し、範囲外であればリセットパル
スを出力する判定回路と、 前記判定回路から前記セットパルス又はリセットパルス
を入力し、セットパルスの場合にはオン状態とし、リセ
ットパルスの場合にはオフ状態とするフリップフロップ
と、 前記フリップフロップのオン状態又はオフ状態を入力し
、表示する表示回路とを備えて構成されている。
と、前記中央制御回路により書込み又は読出しされる記
憶回路と、前記中央制御回路及び前記記憶回路を接続す
るバスとを備えた装置において、 前記中央制御回路が前記バスを介して前記記憶回路に対
して書込み又は読出しする１動作を単位動作として、前
記単位動作が前記記憶回路内の限定されたアドレス範囲
内へのアクセスであるかどうかを判定し、範囲内であれ
ばセットパルスを出力し、範囲外であればリセットパル
スを出力する判定回路と、 前記判定回路から前記セットパルス又はリセットパルス
を入力し、セットパルスの場合にはオン状態とし、リセ
ットパルスの場合にはオフ状態とするフリップフロップ
と、 前記フリップフロップのオン状態又はオフ状態を入力し
、表示する表示回路とを備えて構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す構成図である。第１図
において、中央制御回路１．記憶回路２及び判定回路４
がバス３を介しそれぞれ接続されており、判定回路４は
、記憶回路２に対する書込み又は読出し動作が記憶回路
内の限定されたアドレス範囲内へのアクセスであるかど
うかを判定し範囲内であればセットパルスを出力し、範
囲外であればリセットパルスを出力する。フリップフロ
ップ５は、判定回路４に接続され、判定回路４の出力を
入力しオン／オフ状態とし、表示回路６は、フリップフ
ロップ５に接続され、フリップフロップ５のオン状態又
はオフ状態を入力し表示する。
において、中央制御回路１．記憶回路２及び判定回路４
がバス３を介しそれぞれ接続されており、判定回路４は
、記憶回路２に対する書込み又は読出し動作が記憶回路
内の限定されたアドレス範囲内へのアクセスであるかど
うかを判定し範囲内であればセットパルスを出力し、範
囲外であればリセットパルスを出力する。フリップフロ
ップ５は、判定回路４に接続され、判定回路４の出力を
入力しオン／オフ状態とし、表示回路６は、フリップフ
ロップ５に接続され、フリップフロップ５のオン状態又
はオフ状態を入力し表示する。
第２図は第１図における判定回路の一実施例を示す構成
図である。第２図において、判定回路は、オン／オフ情
報を固定するスイッチ７からの出力線とバス（第１図）
に接続されたアドレス情報線とを引込み、データが等し
いかどうか照合し等しい場合にのみ出力する比較回路８
と、同じくバス〈第１図〉に接続された書込み又は読出
し情報の論理和演算を行うＯＲゲートの集積回路９と、
比較回路８及び集積回路９の論理積演算を行うＡＮＤゲ
ートの集積回路１０と、中央制御回路１（第１図）が記
憶回路２（第１図）に書込み又は続出したその終了時に
記憶回路が中央制御回路に対し応答する応答信号情報と
集積回路１０の出力との論理積演算を行うＡＮＤゲート
の集積回路１１と、集積回路１０に接続された反転機能
を有する集積回路１２と、集積回路１２及び応答信号情
報の論理積演算を行うＡＮＤゲートの集積回路１３を備
え、応答信号情報を計測の条件として、スイッチ７で設
定した値と一致した場合にはセットパルスを、不一致の
場合にはリセットパルスを出力するよう構成されている
。
図である。第２図において、判定回路は、オン／オフ情
報を固定するスイッチ７からの出力線とバス（第１図）
に接続されたアドレス情報線とを引込み、データが等し
いかどうか照合し等しい場合にのみ出力する比較回路８
と、同じくバス〈第１図〉に接続された書込み又は読出
し情報の論理和演算を行うＯＲゲートの集積回路９と、
比較回路８及び集積回路９の論理積演算を行うＡＮＤゲ
ートの集積回路１０と、中央制御回路１（第１図）が記
憶回路２（第１図）に書込み又は続出したその終了時に
記憶回路が中央制御回路に対し応答する応答信号情報と
集積回路１０の出力との論理積演算を行うＡＮＤゲート
の集積回路１１と、集積回路１０に接続された反転機能
を有する集積回路１２と、集積回路１２及び応答信号情
報の論理積演算を行うＡＮＤゲートの集積回路１３を備
え、応答信号情報を計測の条件として、スイッチ７で設
定した値と一致した場合にはセットパルスを、不一致の
場合にはリセットパルスを出力するよう構成されている
。
第３図は第１図におけるフリップフロップの一実施例を
示す構成図である。第３図において、＋５ボルト（Ｖ）
が接続されているフリップフロップ５は、判定回路４（
第１図）の出力するセットパルス又はリセットパルスを
受信し、セットパルスの場合にはオン状態とし、リセッ
トパルスの場合には、オフ状態とする。
示す構成図である。第３図において、＋５ボルト（Ｖ）
が接続されているフリップフロップ５は、判定回路４（
第１図）の出力するセットパルス又はリセットパルスを
受信し、セットパルスの場合にはオン状態とし、リセッ
トパルスの場合には、オフ状態とする。
第４図は第１図における表示回路の一実施例を示す構成
図である。第４図において、発光ダイオード１５は、フ
リップフロップ５（第１図）の出力するオン／オフ情報
を発光ダイオード駆動素子を介し受信し、該当プログラ
ムの起動頻度を輝度に変換して表示する。従って、発光
ダイオード１５の点灯状態を見ることにより、該当のプ
ログラムの起動頻度を知ることが可能となる。
図である。第４図において、発光ダイオード１５は、フ
リップフロップ５（第１図）の出力するオン／オフ情報
を発光ダイオード駆動素子を介し受信し、該当プログラ
ムの起動頻度を輝度に変換して表示する。従って、発光
ダイオード１５の点灯状態を見ることにより、該当のプ
ログラムの起動頻度を知ることが可能となる。
第５図は第１図における判定回路を複数設けた場合の構
成図である。−股間に、電子交換機のプログラムでは、
大別してオペレーティングシステムと呼処理に区分され
る。通常、動作するオペレーティングシステムのプログ
ラムとしては、「実行制御、メモリ管理１時計管理、フ
ァイルメモリ装置制御」が代表例であり、これらのプロ
グラムでオペレーティングシステムのほとんどの動作が
占められている。従って、これらのプログラムがどの程
度の頻度で起動されているかを表示させたい場合には、
第５図に示すように、各プログラムに対応させ複数の判
定回路１６〜１９を設け、これらの回路から出力される
セットパルス、リセットパルスの論理和をＯＲゲートの
集積回路２０でとれば良い。
成図である。−股間に、電子交換機のプログラムでは、
大別してオペレーティングシステムと呼処理に区分され
る。通常、動作するオペレーティングシステムのプログ
ラムとしては、「実行制御、メモリ管理１時計管理、フ
ァイルメモリ装置制御」が代表例であり、これらのプロ
グラムでオペレーティングシステムのほとんどの動作が
占められている。従って、これらのプログラムがどの程
度の頻度で起動されているかを表示させたい場合には、
第５図に示すように、各プログラムに対応させ複数の判
定回路１６〜１９を設け、これらの回路から出力される
セットパルス、リセットパルスの論理和をＯＲゲートの
集積回路２０でとれば良い。
第６図はプログラムの記憶回路における割当ての一例を
示す割付図である。第６図を参照すると、記憶回路の各
アドレスにオペレーティングシステムのプログラムのコ
ード部及びローカルデータ部が格納されており、例えば
、先頭アドレスｏｔｏｏｏに実行制御プログラムのコー
ド部、先頭アドレス５１０００に実行制御プログラムの
ローカルデータ部がそれぞれ格納されている。以下同様
に、アドレス０２０００にメモリ管理プログラムのコー
ド部、アドレス５２０００にメモリ管理プログラムのロ
ーカルデータ部、アドレス０３０００に時計管理プログ
ラムのコード部、アドレス５３０００に時計管理プログ
ラムのローカルデータ部、アドレス０４０００にファイ
ルメモリ装置制御プログラムのコード部、アドレス５４
０００にファイルメモリ装置制御プログラムのローカル
データ部がそれぞれ格納されている。そして、これらの
各プログラムのコード部及びローカルデータ部を第５図
に示す判定回路１６〜１９に対応させる。
示す割付図である。第６図を参照すると、記憶回路の各
アドレスにオペレーティングシステムのプログラムのコ
ード部及びローカルデータ部が格納されており、例えば
、先頭アドレスｏｔｏｏｏに実行制御プログラムのコー
ド部、先頭アドレス５１０００に実行制御プログラムの
ローカルデータ部がそれぞれ格納されている。以下同様
に、アドレス０２０００にメモリ管理プログラムのコー
ド部、アドレス５２０００にメモリ管理プログラムのロ
ーカルデータ部、アドレス０３０００に時計管理プログ
ラムのコード部、アドレス５３０００に時計管理プログ
ラムのローカルデータ部、アドレス０４０００にファイ
ルメモリ装置制御プログラムのコード部、アドレス５４
０００にファイルメモリ装置制御プログラムのローカル
データ部がそれぞれ格納されている。そして、これらの
各プログラムのコード部及びローカルデータ部を第５図
に示す判定回路１６〜１９に対応させる。
本実施例では、プログラムの起動頻度を発光ダイオード
の輝度により表示したが、数値表示させることも可能で
ある。
の輝度により表示したが、数値表示させることも可能で
ある。
「発明の効果〕
本発明は以上説明したように、中央制御回路と記憶回路
とを含んで構成される装置に設けられ、この記憶回路に
対する書込み又は読出し動作が記憶回路内の限定された
アドレス範囲内へのアクセスであるかどうかを判定し出
力する判定回路と、この判定回路の出力を入力しオン／
オフ状態とするフリップフロップと、このフリップフロ
ップのオン状態又はオフ状態を入力し表示する表示回路
とを備えて構成したのでモジュール化された複数のプロ
グラムのうち、特定のプログラムの起動頻度を表示する
ことが可能であるという効果を有する。
とを含んで構成される装置に設けられ、この記憶回路に
対する書込み又は読出し動作が記憶回路内の限定された
アドレス範囲内へのアクセスであるかどうかを判定し出
力する判定回路と、この判定回路の出力を入力しオン／
オフ状態とするフリップフロップと、このフリップフロ
ップのオン状態又はオフ状態を入力し表示する表示回路
とを備えて構成したのでモジュール化された複数のプロ
グラムのうち、特定のプログラムの起動頻度を表示する
ことが可能であるという効果を有する。
る表示回路の一実施例を示す構成図、第５図は第１図に
おける判定回路を複数設けた場合の構成図、第６図はプ
ログラムの記憶回路における割当ての、−例を示す割付
図である。
おける判定回路を複数設けた場合の構成図、第６図はプ
ログラムの記憶回路における割当ての、−例を示す割付
図である。
］、・・・・・・中央制御回路、２・・・・・・記憶回
路、３・・・・・・バス、４，１６〜１９・・・・・・
判定回路、５・・・・・・フリップフロップ、６・・・
・・・表示回路、７・・・・・・スイッチ、８・・・・
・・比較回路、９〜１３．２０・・・・・・集積回路、
１４・・・・・・発光ダイオード駆動素子、１５・・・
・・・発光ダイオード。
路、３・・・・・・バス、４，１６〜１９・・・・・・
判定回路、５・・・・・・フリップフロップ、６・・・
・・・表示回路、７・・・・・・スイッチ、８・・・・
・・比較回路、９〜１３．２０・・・・・・集積回路、
１４・・・・・・発光ダイオード駆動素子、１５・・・
・・・発光ダイオード。
Claims (1)
- 【特許請求の範囲】 中央制御回路と、前記中央制御回路により書込み又は読
出しされる記憶回路と、前記中央制御回路及び前記記憶
回路を接続するバスとを備えた装置において、 前記中央制御回路が前記バスを介して前記記憶回路に対
して書込み又は読出しする１動作を単位動作として、前
記単位動作が前記記憶回路内の限定されたアドレス範囲
内へのアクセスであるかどうかを判定し、範囲内であれ
ばセットパルスを出力し、範囲外であればリセットパル
スを出力する判定回路と、 前記判定回路から前記セットパルス又はリセットパルス
を入力し、セットパルスの場合にはオン状態とし、リセ
ットパルスの場合にはオフ状態とするフリップフロップ
と、 前記フリップフロップのオン状態又はオフ状態を入力し
、表示する表示回路とを備えたことを特徴とするプログ
ラム起動頻度表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202351A JPH0365740A (ja) | 1989-08-03 | 1989-08-03 | プログラム起動頻度表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202351A JPH0365740A (ja) | 1989-08-03 | 1989-08-03 | プログラム起動頻度表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0365740A true JPH0365740A (ja) | 1991-03-20 |
Family
ID=16456090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202351A Pending JPH0365740A (ja) | 1989-08-03 | 1989-08-03 | プログラム起動頻度表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0365740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116515U (ja) * | 1991-03-29 | 1992-10-19 | 昭和電工建材株式会社 | 建築用板材の留付金具 |
| JP2007128493A (ja) * | 2005-10-03 | 2007-05-24 | Ricoh Co Ltd | 画像形成装置 |
-
1989
- 1989-08-03 JP JP1202351A patent/JPH0365740A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116515U (ja) * | 1991-03-29 | 1992-10-19 | 昭和電工建材株式会社 | 建築用板材の留付金具 |
| JP2007128493A (ja) * | 2005-10-03 | 2007-05-24 | Ricoh Co Ltd | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US5862148A (en) | Microcontroller with improved debug capability for internal memory | |
| US5903912A (en) | Microcontroller configured to convey data corresponding to internal memory accesses externally | |
| US5535404A (en) | Microprocessor status register having plural control information registers each set and cleared by on and off decoders receiving the same control data word | |
| US5860161A (en) | Microcontroller configured to indicate internal memory accesses externally | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JPH0365740A (ja) | プログラム起動頻度表示回路 | |
| EP0059758A1 (en) | Numerical control unit | |
| US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
| US20040098527A1 (en) | Method and apparatus for an I/O controller to alert an external system management controller | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JP3525771B2 (ja) | バス・スヌープ制御回路 | |
| JPH06236695A (ja) | 交換表示機能付不揮発性メモリ装置 | |
| JPH05225361A (ja) | レジスタ書換え方式 | |
| JPH0855204A (ja) | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 | |
| JP3597548B2 (ja) | ディジタルシグナルプロセッサ | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| EP0419904A2 (en) | Method and system for controlling CPU wait time in computer capable of connecting externally provided input/output controller | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPH02177095A (ja) | 半導体不揮発性メモリ | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPH03228111A (ja) | データ処理装置のタイマ管理方式 | |
| JPS62251857A (ja) | メモリ制御方式 | |
| JPH05173944A (ja) | コンピューターの入出力装置に対するアドレス割当て方法 | |
| JPH0358250A (ja) | 記憶装置 |