JPH02177095A - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JPH02177095A JPH02177095A JP63330877A JP33087788A JPH02177095A JP H02177095 A JPH02177095 A JP H02177095A JP 63330877 A JP63330877 A JP 63330877A JP 33087788 A JP33087788 A JP 33087788A JP H02177095 A JPH02177095 A JP H02177095A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- prom
- level
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000004913 activation Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体不揮発性メモリに関し、特にマスクプロ
グラマブルＲＯＭの半導体不揮発性メモリに関するもの
である。
グラマブルＲＯＭの半導体不揮発性メモリに関するもの
である。
従来、半導体不揮発性メモリとしては、マスクプログラ
マブルＲＯＭ（以下ＰＲＯＭと称す）と、書込み可能型
ＲＯ’Ｍ（以下Ｆ ＲＯＭと称す）の２種類があるが、
特にＰＲＯＭは製造段階で記憶内容が固定され、大容量
かつ低価格の用途に最適であり、多用されている。
マブルＲＯＭ（以下ＰＲＯＭと称す）と、書込み可能型
ＲＯ’Ｍ（以下Ｆ ＲＯＭと称す）の２種類があるが、
特にＰＲＯＭは製造段階で記憶内容が固定され、大容量
かつ低価格の用途に最適であり、多用されている。
上述した従来の半導体不揮発性メモリは、ＰＲＯＭの場
合、製造段階で記憶内容が固定される構成となりている
ので、記憶内容の変更の必要が生じた場合には、新たに
別のＰＲＯＭを製造し直さねばならず、時間、経費にお
いて大変な無駄があるという欠点がある。
合、製造段階で記憶内容が固定される構成となりている
ので、記憶内容の変更の必要が生じた場合には、新たに
別のＰＲＯＭを製造し直さねばならず、時間、経費にお
いて大変な無駄があるという欠点がある。
本発明の目的は、ＰＲＯＭの特徴を生かしかつ記憶内容
に変更が生じた場合でも製造し直さなくて済み、時間、
経費を低減することができる半導体不揮発性メモリを提
供することにある。
に変更が生じた場合でも製造し直さなくて済み、時間、
経費を低減することができる半導体不揮発性メモリを提
供することにある。
本発明の半導体不揮発性メモリはプログラム制御信号が
活性レベルのとき、記憶されているアドレス信号のアド
レスを記憶すると共にＲＯＭ選択信号を第１のレベルに
して出力しかつ前記記憶されたアドレスと対応するＰＲ
ＯＭ用アドレス信号を発生し、前記プログラム制御信号
が非活性レベルのとき、記憶されているアドレス信号の
アドレスと前記記憶されているアドレスとを比較しこれ
らアドレスが、一致したときは前記ＲＯＭ選択信号を第
１のレベルにして出力すると共に前記記憶されているア
ドレスと対応するＰＲＯＭ用アドレス信号を出力し、一
致しないときは前記ＲＯＭ選択信号を第２のレベルにし
て出力すると共に前記記憶されているアドレス信号と対
応するＰＲＯＭ用アドレス信号を発生するプログラマブ
ルＱアドレスセレクタと、前記プログラム制御信号が非
活性レベルにあり前記ＰＲＯＭ用アドレス信号が記憶さ
れているときはこのＰＲＯＭ用アドレス信号のアドレス
からデータを続出すＰＲＯＭ部と、前記プログラム制御
信号が活性レベルのときは伝達された書込み用データを
前記ＰＲＯＭ用アドレス信号のアドレスへ書込み、前記
プログラム制御信号が非活性レベルにありかつ前記Ｐ
ＲＯＭ用アドレス信号が記憶されているときは前記ＰＲ
ＯＭ用アドレス信号のアドレスからデータを読出すＰＲ
ＯＭ部と、前記ＰＲＯＭ部と接続する第１のスイッチ回
路及び前記ＰＲＯＭ部と接続する第２のスイッチ回路を
備え、前記ＲＯＭ選択信号が第１のレベルのときは前記
第２のスイッチ回路を導通状態にして前記ＰＲＯＭ部か
ら読出されたデータ及び前記ＰＲＯＭ部への書込み用デ
ータを伝達すると共に前記第１のスイッチ回路を非導通
状態とし、前記ＲＯＭ選択信号が第２のレベルでかつ出
力制御信号が活性化レベルのときは前記第１のスイッチ
回路を導通状態にして前記ＰＲＯＭ部から続出されたデ
ータを伝達すると共前記第２のスイッチ回路を非導通状
態とするデータバス切換回路と、入力バッファ回路及び
出力２２７７回路を備え、前記出力制御信号が活性レベ
ルのとき前記出力バッフ７回路側を活性化して前記デー
タバス切換回路からの出力データを出力し、前記出力制
御信号が非活性レベルのとき前記入カバッ７ア回路側を
活性化して前記書込み用データを前記データバス切換回
路へ伝達する入出力２７７７回路とを有している。
活性レベルのとき、記憶されているアドレス信号のアド
レスを記憶すると共にＲＯＭ選択信号を第１のレベルに
して出力しかつ前記記憶されたアドレスと対応するＰＲ
ＯＭ用アドレス信号を発生し、前記プログラム制御信号
が非活性レベルのとき、記憶されているアドレス信号の
アドレスと前記記憶されているアドレスとを比較しこれ
らアドレスが、一致したときは前記ＲＯＭ選択信号を第
１のレベルにして出力すると共に前記記憶されているア
ドレスと対応するＰＲＯＭ用アドレス信号を出力し、一
致しないときは前記ＲＯＭ選択信号を第２のレベルにし
て出力すると共に前記記憶されているアドレス信号と対
応するＰＲＯＭ用アドレス信号を発生するプログラマブ
ルＱアドレスセレクタと、前記プログラム制御信号が非
活性レベルにあり前記ＰＲＯＭ用アドレス信号が記憶さ
れているときはこのＰＲＯＭ用アドレス信号のアドレス
からデータを続出すＰＲＯＭ部と、前記プログラム制御
信号が活性レベルのときは伝達された書込み用データを
前記ＰＲＯＭ用アドレス信号のアドレスへ書込み、前記
プログラム制御信号が非活性レベルにありかつ前記Ｐ
ＲＯＭ用アドレス信号が記憶されているときは前記ＰＲ
ＯＭ用アドレス信号のアドレスからデータを読出すＰＲ
ＯＭ部と、前記ＰＲＯＭ部と接続する第１のスイッチ回
路及び前記ＰＲＯＭ部と接続する第２のスイッチ回路を
備え、前記ＲＯＭ選択信号が第１のレベルのときは前記
第２のスイッチ回路を導通状態にして前記ＰＲＯＭ部か
ら読出されたデータ及び前記ＰＲＯＭ部への書込み用デ
ータを伝達すると共に前記第１のスイッチ回路を非導通
状態とし、前記ＲＯＭ選択信号が第２のレベルでかつ出
力制御信号が活性化レベルのときは前記第１のスイッチ
回路を導通状態にして前記ＰＲＯＭ部から続出されたデ
ータを伝達すると共前記第２のスイッチ回路を非導通状
態とするデータバス切換回路と、入力バッファ回路及び
出力２２７７回路を備え、前記出力制御信号が活性レベ
ルのとき前記出力バッフ７回路側を活性化して前記デー
タバス切換回路からの出力データを出力し、前記出力制
御信号が非活性レベルのとき前記入カバッ７ア回路側を
活性化して前記書込み用データを前記データバス切換回
路へ伝達する入出力２７７７回路とを有している。
図である。
アドレスバッファ回路１は、チップセレクト信号ＣＥＫ
よ多入力されるアドレス信号ＡＤを一時保持して出力す
る。
よ多入力されるアドレス信号ＡＤを一時保持して出力す
る。
プログラマブルΦアドレスセレクタ２は、プログラム制
御信号ＰＣが活性レベルのときアドレスバッファ回路１
から記憶されているアドレス信号ＡＤのアドレスを記憶
すると共にＲＯＭ選択信号Ｒ５を低レベルにして出力か
つ記憶されたアドレスと対応するＰＲＯＭ用アドレス信
号ＰＡＤを発生し、プログラム制御信号ＰＣが非活性レ
ベルのとき、記憶されているアドレス信号ＡＤのアドレ
スと記憶されているアドレスとを比較しこれらアドレス
が一致したときはＲＯＭ選択信号Ｒ８を低レベルにして
出力すると共に記憶されているアドレスと対応するＰＲ
ＯＭ用アドレス信号ＰＡＤを出力し、一致しないときは
ＲＯＭ選択信号Ｒ８を高レベルにして出力すると共に記
憶されているアドレス信号ＡＤと対応するＰＲＯＭ用ア
ドレス信号ＭＡＤを発生する。
御信号ＰＣが活性レベルのときアドレスバッファ回路１
から記憶されているアドレス信号ＡＤのアドレスを記憶
すると共にＲＯＭ選択信号Ｒ５を低レベルにして出力か
つ記憶されたアドレスと対応するＰＲＯＭ用アドレス信
号ＰＡＤを発生し、プログラム制御信号ＰＣが非活性レ
ベルのとき、記憶されているアドレス信号ＡＤのアドレ
スと記憶されているアドレスとを比較しこれらアドレス
が一致したときはＲＯＭ選択信号Ｒ８を低レベルにして
出力すると共に記憶されているアドレスと対応するＰＲ
ＯＭ用アドレス信号ＰＡＤを出力し、一致しないときは
ＲＯＭ選択信号Ｒ８を高レベルにして出力すると共に記
憶されているアドレス信号ＡＤと対応するＰＲＯＭ用ア
ドレス信号ＭＡＤを発生する。
ＰＲＯＭ部３は、 プログラム制御
信号ＰＣが非常性レベルにありＰＲＯＭ用アドレス信号
ＭＡＤが記憶されているときけこのＰＲＯＭ用アドレス
信号ＭＡＤのアドレスからデータを読出す。
信号ＰＣが非常性レベルにありＰＲＯＭ用アドレス信号
ＭＡＤが記憶されているときけこのＰＲＯＭ用アドレス
信号ＭＡＤのアドレスからデータを読出す。
ヤ〜゛
ＰＲＯＭＲ２Ｍ１７ログラム制御信号Ｐｃｌ活性レベル
のときは伝達された書込み用データ（ＤＴｌ）をＰＲＯ
Ｍ用アドレス信号ＰＡＤのアドレスへ書込み、プログラ
ム制御信号ＰＣが非活性レベルにありかつＰＲＯＭ用ア
ドレス信号ＰＡＤが記憶されているときはこのＰＲＯＭ
用アドレス信号ＰＡＤの７ドレスからデータを読出す。
のときは伝達された書込み用データ（ＤＴｌ）をＰＲＯ
Ｍ用アドレス信号ＰＡＤのアドレスへ書込み、プログラ
ム制御信号ＰＣが非活性レベルにありかつＰＲＯＭ用ア
ドレス信号ＰＡＤが記憶されているときはこのＰＲＯＭ
用アドレス信号ＰＡＤの７ドレスからデータを読出す。
データバス切換回路５は、ＰＲＯＭ部３と接続する第１
のスイッチ回路５１ム、ＰＲＯＭＲ２Ｍ１７する第２の
スイッチ回路５１Ｂ及びＮＡＮＤゲートブーを備え、Ｒ
ＯＭ選択信号Ｒ８が低レベルのときは第２のスイッチ回
路５１Ｒを導通状態釦してＰＲＯＭ部４から読出された
データ及びＰ ＲＯＭ部４への書込み用データ（ＤＴｚ
）を伝達すると共に第１のスイッチ回路５１Ａを非導通
状態とし、ＲＯＭ選択信号Ｒ８が高レベルでかつ出力制
御信号面が活性レベルのとき第１のスイッチ回路５１＾
を導通状態にしてＰＲＯＭ部３から読出されたデータを
伝達すると井筒２０スイッチ回路５１Ｂを非導通状態と
する。
のスイッチ回路５１ム、ＰＲＯＭＲ２Ｍ１７する第２の
スイッチ回路５１Ｂ及びＮＡＮＤゲートブーを備え、Ｒ
ＯＭ選択信号Ｒ８が低レベルのときは第２のスイッチ回
路５１Ｒを導通状態釦してＰＲＯＭ部４から読出された
データ及びＰ ＲＯＭ部４への書込み用データ（ＤＴｚ
）を伝達すると共に第１のスイッチ回路５１Ａを非導通
状態とし、ＲＯＭ選択信号Ｒ８が高レベルでかつ出力制
御信号面が活性レベルのとき第１のスイッチ回路５１＾
を導通状態にしてＰＲＯＭ部３から読出されたデータを
伝達すると井筒２０スイッチ回路５１Ｂを非導通状態と
する。
入出力７１７７回路６は、入力バッファ回路及び出力バ
ッファ回路を備えチップセレクト信号ＣＥが活性レベル
のとき、出力制御信号ＯＥが活性レベルならば出力３７
７７回路側を活性化してデータバス切換回路５からの出
力データ（ＤＴＩ））を出力し、出力制御信号ＯＥが非
活性レベルのとき人力バッファ回路側を活性化して書込
み用データＤＴＩ をデータバス切換回路５へ伝達す
る。
ッファ回路を備えチップセレクト信号ＣＥが活性レベル
のとき、出力制御信号ＯＥが活性レベルならば出力３７
７７回路側を活性化してデータバス切換回路５からの出
力データ（ＤＴＩ））を出力し、出力制御信号ＯＥが非
活性レベルのとき人力バッファ回路側を活性化して書込
み用データＤＴＩ をデータバス切換回路５へ伝達す
る。
次に、この実施例の動作にりいて説明する。
ＰＲＯＭ部３の記憶内容に変更がない通常の読出し動作
時には、プログラム制御信号ＰＣは非活性レベルでるク
ズログ２マブル・アドレスセレクタ２にアドレスが記憶
されていないので、アドレスの比較結果は常に”不一致
”となり、プログラマブル・アドレスセレクタ２から高
レベルのＲＯＭ選択信号Ｒ８とＰＲＯＭ用アドレス信Ａ
Ｄに従ってデータを読出し、データバス切換回路５へ出
力する。データバス切換回路５のスイッチ回路５１Ａは
読出し動作時には出力制御信号てＥが活性レベルとなっ
ており、がっＲＯＭ選択Ｒ８が高レベルとなっているの
で導通状態となシ、ＰＲＯＭ部３から読出されたデータ
を入出力バッファ回路６へ伝達する。そしてこの読出さ
れたデータは人出力バッファ回路６から出方される。
時には、プログラム制御信号ＰＣは非活性レベルでるク
ズログ２マブル・アドレスセレクタ２にアドレスが記憶
されていないので、アドレスの比較結果は常に”不一致
”となり、プログラマブル・アドレスセレクタ２から高
レベルのＲＯＭ選択信号Ｒ８とＰＲＯＭ用アドレス信Ａ
Ｄに従ってデータを読出し、データバス切換回路５へ出
力する。データバス切換回路５のスイッチ回路５１Ａは
読出し動作時には出力制御信号てＥが活性レベルとなっ
ており、がっＲＯＭ選択Ｒ８が高レベルとなっているの
で導通状態となシ、ＰＲＯＭ部３から読出されたデータ
を入出力バッファ回路６へ伝達する。そしてこの読出さ
れたデータは人出力バッファ回路６から出方される。
ＰＲＯＭ部３の記憶内容を変更する必要が生じたときは
、まずプログラム制御信号を活性レベルにし出力制御信
号δｌ−を非活性レベルにしてプログラマブル・アドレ
スセレクタ２にアドレスバッファ回路ｌからのアドレス
信号ＡＤのアドレスを記憶させると共忙、人出カパッフ
ァ回路６０入カバッファ回路側を活性化しスイッチ回路
５１人を非導通状態とする。
、まずプログラム制御信号を活性レベルにし出力制御信
号δｌ−を非活性レベルにしてプログラマブル・アドレ
スセレクタ２にアドレスバッファ回路ｌからのアドレス
信号ＡＤのアドレスを記憶させると共忙、人出カパッフ
ァ回路６０入カバッファ回路側を活性化しスイッチ回路
５１人を非導通状態とする。
プログラマブル・アドレスセレクタ２は記憶されたアド
レスと対応するＰ ＲＯＭ用アドレス信号ＰＡＤを出力
すると共にＲＯＭ選択信号Ｒ８を低レベルにして出力す
る。
レスと対応するＰ ＲＯＭ用アドレス信号ＰＡＤを出力
すると共にＲＯＭ選択信号Ｒ８を低レベルにして出力す
る。
するとスイッチ回路５１Ｂが導通状態となシ、書込み用
データＤＴＩがＰ ＲＯＭ部４に伝達されるので、ＰＲ
ＯＭ部４はＰＲＯＭ用アドレス信号ＰＡＰの指定するア
ドレスに書込み用データＤＴｒ を書込む。
データＤＴＩがＰ ＲＯＭ部４に伝達されるので、ＰＲ
ＯＭ部４はＰＲＯＭ用アドレス信号ＰＡＰの指定するア
ドレスに書込み用データＤＴｒ を書込む。
この後の読出し動作は、プログラマブル・アドレスセレ
クタ２に記憶されているアドレスのアドレス信号ＡＤが
記憶されているときには、そのアドレスのＰＲＯＭ用ア
ドレス信号ＰＡＤが出力されてＰＲＯＭ部４からデータ
が読出されＲＯＭ選択信号Ｒ８が低レベルとなっている
のでこの読出されたデータがスィッチ回路５１Ｂ１人出
力バッ７７回路６を介して出力され、また、プログラマ
ブル・アドレスセレクタ２に記憶されているアドレス以
外のアドレス信号ＡＤが記憶されているときは、このア
ドレス信号ＡＤと対応するＰＲＯＭ用アドレス信号ＭＡ
Ｄが出力され、ＲＯＭ選択信号Ｒ８が高レベルとなって
いるので、ＰＲＯＭ部３か入出力バラフッ回路６を介し
て出力される。
クタ２に記憶されているアドレスのアドレス信号ＡＤが
記憶されているときには、そのアドレスのＰＲＯＭ用ア
ドレス信号ＰＡＤが出力されてＰＲＯＭ部４からデータ
が読出されＲＯＭ選択信号Ｒ８が低レベルとなっている
のでこの読出されたデータがスィッチ回路５１Ｂ１人出
力バッ７７回路６を介して出力され、また、プログラマ
ブル・アドレスセレクタ２に記憶されているアドレス以
外のアドレス信号ＡＤが記憶されているときは、このア
ドレス信号ＡＤと対応するＰＲＯＭ用アドレス信号ＭＡ
Ｄが出力され、ＲＯＭ選択信号Ｒ８が高レベルとなって
いるので、ＰＲＯＭ部３か入出力バラフッ回路６を介し
て出力される。
第２図は本発明の第２の実施例を示すブロック図である
。
。
この実施例は、第１の実施例におけるＦ ＲＯＭ部４を
ＥＥＰＲＯＭ部ＡＡＫ置きかえ装もので、このＥＥＰＲ
ＯＭ部４ムが単一電源で動作できるという利点がある。
ＥＥＰＲＯＭ部ＡＡＫ置きかえ装もので、このＥＥＰＲ
ＯＭ部４ムが単一電源で動作できるという利点がある。
以上説明したように本発明は、ＰＲＯＭ部の書換えを必
要とするアドレスを記憶しておくプログラマブル・アド
レスセレクタを設けると共にこの記憶されているアドレ
スに対応するデータを記憶するＰＲＯＭ部を設け、記憶
されているアドレスのアドレス記号が記憶されていると
きにはＰＲＯＭ部からデータを読出し、それ以外のアド
レス信号のときはＰＲＯＭ部からデータを読出す構成と
することＫよシ、ＰＲＯＭの特徴を生かし、かつＰＲＯ
Ｍ部の記憶内容に変更が生じた場合でも製造し直さなく
ても済むので時間、経費を低減することができる効果が
ある。
要とするアドレスを記憶しておくプログラマブル・アド
レスセレクタを設けると共にこの記憶されているアドレ
スに対応するデータを記憶するＰＲＯＭ部を設け、記憶
されているアドレスのアドレス記号が記憶されていると
きにはＰＲＯＭ部からデータを読出し、それ以外のアド
レス信号のときはＰＲＯＭ部からデータを読出す構成と
することＫよシ、ＰＲＯＭの特徴を生かし、かつＰＲＯ
Ｍ部の記憶内容に変更が生じた場合でも製造し直さなく
ても済むので時間、経費を低減することができる効果が
ある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示すブロック図である。 １・−・・・・アドレスバッファ回路、２・・・・・・
プログラマブル・アドレスセレクタ、３・・・・・・Ｐ
ＲＯＭ部、４・・・・・・Ｐ ＲＯＭ部、４人・・・・
・・ＥＥＰＲＯＭ部、５・・・・・・データバス切換回
路、６・・・・・・入出力バッファ回路、５１人、５１
Ｂ・・・・・・スイッチ回路、Ｇ、・・・・・・ＮＡＮ
Ｄゲート。 代理人 弁理士 内 原 晋
施例を示すブロック図である。 １・−・・・・アドレスバッファ回路、２・・・・・・
プログラマブル・アドレスセレクタ、３・・・・・・Ｐ
ＲＯＭ部、４・・・・・・Ｐ ＲＯＭ部、４人・・・・
・・ＥＥＰＲＯＭ部、５・・・・・・データバス切換回
路、６・・・・・・入出力バッファ回路、５１人、５１
Ｂ・・・・・・スイッチ回路、Ｇ、・・・・・・ＮＡＮ
Ｄゲート。 代理人 弁理士 内 原 晋
Claims (1)
- プログラム制御信号が活性レベルのとき、入力されたア
ドレス信号のアドレスを記憶すると共にＲＯＭ選択信号
を第１のレベルにして出力しかつ前記記憶されたアドレ
スと対応するＰＲＯＭ用アドレス信号を発生し、前記プ
ログラム制御信号が非活性レベルのとき、入力されたア
ドレス信号のアドレスと前記記憶されているアドレスと
を比較しこれらアドレスが一致したときは前記ＲＯＭ選
択信号を第１のレベルにして出力すると共に前記記憶さ
れているアドレスと対応するＰＲＯＭ用アドレス信号を
出力し、一致しないときは前記ＲＯＭ選択信号を第２の
レベルにして出力すると共に前記入力されたアドレス信
号と対応するマスクＲＯＭ用アドレス信号を発生するプ
ログラマブル・アドレスセレクタと、前記プログラム制
御信号が非活性レベルにあり前記マスクＲＯＭ用アドレ
ス信号が入力されたときはこのマスクＲＯＭ用アドレス
信号のアドレスからデータを読出すマスクＲＯＭ部と、
前記プログラム制御信号が活性レベルのときは伝達され
た書込み用データを前記ＰＲＯＭ用アドレス信号のアド
レスへ書込み、前記プログラム制御信号が非活性レベル
にありかつ前記ＰＲＯＭ用アドレス信号が入力されたと
きは前記ＰＲＯＭ用アドレス信号のアドレスからデータ
を読出すＰＲＯＭ部と、前記マスクＲＯＭ部と接続する
第１のスイッチ回路及び前記ＰＲＯＭ部と接続する第２
のスイッチ回路を備え、前記ＲＯＭ選択信号が第１のレ
ベルのときは前記第２のスイッチ回路を導通状態にして
前記ＰＲＯＭ部から読出されたデータ及び前記ＰＲＯＭ
部への書込み用データを伝達すると共に前記第１のスイ
ッチ回路を非導通状態とし、前記ＲＯＭ選択信号が第２
のレベルでかつ出力制御信号が活性化レベルのときは前
記第１のスイッチ回路を導通状態にして前記マスクＲＯ
Ｍ部から読出されたデータを伝達すると共前記第２のス
イッチ回路を非導通状態とするデータバス切換回路と、
入力バッファ回路及び出力バッファ回路を備え、前記出
力制御信号が活性レベルのとき前記出力バッファ回路側
を活性化して前記データバス切換回路からの出力データ
を出力し、前記出力制御信号が非活性レベルのとき前記
入力バッファ回路側を活性化して前記書込み用データを
前記データバス切換回路へ伝達する入出力バッファ回路
とを有することを特徴とする半導体不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330877A JPH02177095A (ja) | 1988-12-27 | 1988-12-27 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330877A JPH02177095A (ja) | 1988-12-27 | 1988-12-27 | 半導体不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177095A true JPH02177095A (ja) | 1990-07-10 |
Family
ID=18237514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330877A Pending JPH02177095A (ja) | 1988-12-27 | 1988-12-27 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177095A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2670601A1 (fr) * | 1990-12-11 | 1992-06-19 | Honda Motor Co Ltd | Dispositif de memoire morte. |
-
1988
- 1988-12-27 JP JP63330877A patent/JPH02177095A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2670601A1 (fr) * | 1990-12-11 | 1992-06-19 | Honda Motor Co Ltd | Dispositif de memoire morte. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987581A (en) | Configurable address line inverter for remapping memory | |
| KR0142033B1 (ko) | 마이크로 컴퓨터 | |
| JPH0926883A (ja) | 集積回路の使用状態投入のための装置 | |
| US7447853B2 (en) | Data copy device | |
| EP0395377B1 (en) | Status register for microprocessor | |
| JP2003044303A (ja) | コンピュータ装置 | |
| JPH05217361A (ja) | メモリカード | |
| JPH07302254A (ja) | マイクロコンピュータシステム | |
| JPH02177095A (ja) | 半導体不揮発性メモリ | |
| JPH086809A (ja) | フィールドプログラマブルゲートアレイ | |
| KR940020221A (ko) | 프로그래머블 로직 콘트롤러의 어드레스변경장치 | |
| JP3597548B2 (ja) | ディジタルシグナルプロセッサ | |
| JPS58106646A (ja) | デ−タ処理システム | |
| JPH09213092A (ja) | 半導体集積回路装置 | |
| US5151980A (en) | Buffer control circuit for data processor | |
| JPH01205339A (ja) | マイクロコンピュータシステム | |
| JPH0365740A (ja) | プログラム起動頻度表示回路 | |
| JPH04283837A (ja) | プログラムローディング方法 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH11102327A (ja) | マイクロコンピュータ | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPH0782463B2 (ja) | 通信制御装置 | |
| JPH0652010A (ja) | テスト回路 | |
| JPH06150671A (ja) | Ｅｐｒｏｍ書込み／読み出し装置 | |
| JPH0449456A (ja) | マイクロコンピュータ・システム |