JPH0364875A - 半導体集積回路モジュール用クリップリード - Google Patents
半導体集積回路モジュール用クリップリードInfo
- Publication number
- JPH0364875A JPH0364875A JP1200622A JP20062289A JPH0364875A JP H0364875 A JPH0364875 A JP H0364875A JP 1200622 A JP1200622 A JP 1200622A JP 20062289 A JP20062289 A JP 20062289A JP H0364875 A JPH0364875 A JP H0364875A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- semiconductor
- lead
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路モジュールどうしを接続する際
に使用する半導体集積回路モジュール用クリップリード
に関するものである。
に使用する半導体集積回路モジュール用クリップリード
に関するものである。
従来の半導体集積回路モジュールを第５図（ａ〉。
（ｂ）によって説明する。
第５図（ａ） 、 （ｂ）は従来の半導体集積回路モジ
ュールを示す図で、同図（ａ）は正面図、同図（ｂ）は
側面図である。これらの図においてｌは従来の半導体集
積回路モジュールで、この半導体集積回路モジュール１
は半導体集積回路２と、この半導体集積回路２が複数個
表面実装された多層配線基板３とから構成されている。
ュールを示す図で、同図（ａ）は正面図、同図（ｂ）は
側面図である。これらの図においてｌは従来の半導体集
積回路モジュールで、この半導体集積回路モジュール１
は半導体集積回路２と、この半導体集積回路２が複数個
表面実装された多層配線基板３とから構成されている。
４はこの半導体集積回路モジュール１をマザーボード（
図示せず〉に接続するための電極で、この電極４は多層
配線基板３の一例部に並設されている。このように構成
された従来の半導体集積回路モジュールｌは、多層配線
基板３の電極４部分をマザーボードのソケット（図示せ
ず）に差し込み、電極４とソケットの接触子とを接続し
た状態でマザーボード上に搭載されていた。
図示せず〉に接続するための電極で、この電極４は多層
配線基板３の一例部に並設されている。このように構成
された従来の半導体集積回路モジュールｌは、多層配線
基板３の電極４部分をマザーボードのソケット（図示せ
ず）に差し込み、電極４とソケットの接触子とを接続し
た状態でマザーボード上に搭載されていた。
しかるに、上述したように構成された従来の半導体集積
回路モジュール１においては、メモリの記憶容量は半導
体集積回路２を多層配線基板３上に実装した後からでは
増やすことはできなかった。
回路モジュール１においては、メモリの記憶容量は半導
体集積回路２を多層配線基板３上に実装した後からでは
増やすことはできなかった。
このため、使用中に（半導体集積回路モジュールをソケ
ットを介してマザーボード上に搭載した後に）半導体集
積回路のメモリを増やす必要が生じた場合には、マザー
ボードに新たにソケットを増設し、このソケットにメモ
リ増設用の新たな半導体集積回路モジュールを追設して
いた。しかしながら、このようにするにはマザーボード
に増設用ソケットを実装するためのスペースを予め確保
しておかなければならないため、マザーボードが大型化
されてしまうという欠点があった。
ットを介してマザーボード上に搭載した後に）半導体集
積回路のメモリを増やす必要が生じた場合には、マザー
ボードに新たにソケットを増設し、このソケットにメモ
リ増設用の新たな半導体集積回路モジュールを追設して
いた。しかしながら、このようにするにはマザーボード
に増設用ソケットを実装するためのスペースを予め確保
しておかなければならないため、マザーボードが大型化
されてしまうという欠点があった。
本発明に係る半導体集積回路モジュール用クリップリー
ドは、半導体集積回路モジュール用配線基板の側縁部ス
ルーホールに嵌挿される導電材からなる円環状リードと
、この円環状リードを同一軸線上で互いに離間させた状
態で複数個支持する絶縁部材とを備え、前記円環状リー
ドは、一端部で互いに係止される一対の円弧状係合片を
他端部で互いに回動自在に連結してなり、この円弧状係
合片の回動軸部を前記絶縁部材に連結しかつ回動端部を
絶縁部材の外方に突出させた状態で絶縁部材に開閉自在
に取付けられているものである。
ドは、半導体集積回路モジュール用配線基板の側縁部ス
ルーホールに嵌挿される導電材からなる円環状リードと
、この円環状リードを同一軸線上で互いに離間させた状
態で複数個支持する絶縁部材とを備え、前記円環状リー
ドは、一端部で互いに係止される一対の円弧状係合片を
他端部で互いに回動自在に連結してなり、この円弧状係
合片の回動軸部を前記絶縁部材に連結しかつ回動端部を
絶縁部材の外方に突出させた状態で絶縁部材に開閉自在
に取付けられているものである。
本発明に係る半導体集積回路モジュール用クリップリー
ドは、円環状リードを半導体集積回路モジュール用配線
基板のスルーホールに嵌挿させることによって半導体集
積回路モジュールに電気的に接続されるから、このクリ
ップリードを介して二つの半導体集積回路モジュールど
うしを接続することができる。
ドは、円環状リードを半導体集積回路モジュール用配線
基板のスルーホールに嵌挿させることによって半導体集
積回路モジュールに電気的に接続されるから、このクリ
ップリードを介して二つの半導体集積回路モジュールど
うしを接続することができる。
以下、本発明の一実施例を第１図（ａ） 、 （ｂ）な
いし第４図によって詳細に説明する。
いし第４図によって詳細に説明する。
第１図（ａ） 、 （ｂ）は本発明に係る半導体集積回
路モジュール用クリップリードを示す図で、同図（ａ）
は平面図、同図（ｂ）は正面図である。第２図は第１図
（ｂ）中ｎ−ｎ線断面図、第３図（ａ） 、 （ｂ）は
本発明に係る半導体集積回路モジュール用クリップリー
ドを介して二つの半導体集積回路モジュールどうしを接
続した状態を示す図で、同図（ａ）は正面図、同図（ｂ
）は側面図、第４図は同じく斜視図である。これらの図
において前記第５図（ａ） 、 （ｂ）で説明したもの
と同一もしくは同等部材については同一符号を付し、こ
こにおいて詳細な説明は省略する。第１図（ａ） 、
（ｂ）ないし第４図において、１１は本発明に係る半導
体集積回路モジュール用クリソブリードを示し、このク
リソブリード１１は、銅等の導電材によって形成された
環状リード１２と、この環状リード１２を同一軸線上で
互いに離間させた状態で複数個支持する軸部材１３とか
ら構成されている。前記環状リード１２は一対の円弧状
係合片１４、１５によって形成されており、これらの円
弧状係合片１４．１５は、互いに係止される係止部１４
ａ、 １５ａがそれぞれ一端部に設けられ、かつ他端部
はプラスチック等の絶縁材によって形成された主軸１６
を介して互いに回動自在に連結されている。また、この
円環状リード１２の円弧状係合片１４．１５の太さは、
前記半導体集積回路モジュール１および後述するメモリ
増設用半導体集積回路モジュールにそれぞれ設けられた
側縁部スルーホール（図示せず）に嵌挿される寸法に設
定されている。前記軸部材１３は前記主軸１６が貫通さ
れる中空部１３ａを有する略円筒状にプラスチック等の
絶縁材によって形成されており、その外周部には前記環
状リード１２が挿入される切欠き１３ｂが所定間隔おい
て複数形成されている。この切欠き１３ｂは第２図に示
すように、軸部材１３に扇状部分１３ｃが残されるよう
軸部材１３の外周面から中空部１３ａまでを開口させて
形成されており、その開口幅寸法は前記環状リード１２
の厚み寸法よりも僅かに広い寸法に設定されている。１
７はメモリ増設用の半導体集積回路モジュールで、この
半導体集積回路モジュール１７は多層配線基板１８と、
この多層配線基板１８上に表面実装された半導体集積回
路１９とから構成されており、前記多層配線基板１８の
側縁部には本発明のクリップリードが接続されるスルー
ホール（図示せず）が形成されている。
路モジュール用クリップリードを示す図で、同図（ａ）
は平面図、同図（ｂ）は正面図である。第２図は第１図
（ｂ）中ｎ−ｎ線断面図、第３図（ａ） 、 （ｂ）は
本発明に係る半導体集積回路モジュール用クリップリー
ドを介して二つの半導体集積回路モジュールどうしを接
続した状態を示す図で、同図（ａ）は正面図、同図（ｂ
）は側面図、第４図は同じく斜視図である。これらの図
において前記第５図（ａ） 、 （ｂ）で説明したもの
と同一もしくは同等部材については同一符号を付し、こ
こにおいて詳細な説明は省略する。第１図（ａ） 、
（ｂ）ないし第４図において、１１は本発明に係る半導
体集積回路モジュール用クリソブリードを示し、このク
リソブリード１１は、銅等の導電材によって形成された
環状リード１２と、この環状リード１２を同一軸線上で
互いに離間させた状態で複数個支持する軸部材１３とか
ら構成されている。前記環状リード１２は一対の円弧状
係合片１４、１５によって形成されており、これらの円
弧状係合片１４．１５は、互いに係止される係止部１４
ａ、 １５ａがそれぞれ一端部に設けられ、かつ他端部
はプラスチック等の絶縁材によって形成された主軸１６
を介して互いに回動自在に連結されている。また、この
円環状リード１２の円弧状係合片１４．１５の太さは、
前記半導体集積回路モジュール１および後述するメモリ
増設用半導体集積回路モジュールにそれぞれ設けられた
側縁部スルーホール（図示せず）に嵌挿される寸法に設
定されている。前記軸部材１３は前記主軸１６が貫通さ
れる中空部１３ａを有する略円筒状にプラスチック等の
絶縁材によって形成されており、その外周部には前記環
状リード１２が挿入される切欠き１３ｂが所定間隔おい
て複数形成されている。この切欠き１３ｂは第２図に示
すように、軸部材１３に扇状部分１３ｃが残されるよう
軸部材１３の外周面から中空部１３ａまでを開口させて
形成されており、その開口幅寸法は前記環状リード１２
の厚み寸法よりも僅かに広い寸法に設定されている。１
７はメモリ増設用の半導体集積回路モジュールで、この
半導体集積回路モジュール１７は多層配線基板１８と、
この多層配線基板１８上に表面実装された半導体集積回
路１９とから構成されており、前記多層配線基板１８の
側縁部には本発明のクリップリードが接続されるスルー
ホール（図示せず）が形成されている。
次に、このように構成された本発明に係るクリップリー
ド１１を組立てる手順について説明する。
ド１１を組立てる手順について説明する。
本発明のクリノブリード１１を組立てるには、先ず、円
環状リード１２をその先端係止部１４ａ、 １５ａを開
いた状態で軸部材１３の切欠き１３ｂ内に開口側から挿
入する。この際、円環状リード１２の回動軸部分を軸部
材１３の中空部１３ａに配置させる。そして、主軸１６
を軸部材１３の中空部１３ａに挿入し、引き続き円環状
リード１２の回動軸部分に挿通させる。このようにして
軸部材１３の全ての切欠き１３ｂに円環状リード１２を
取付けて組立てが終了される。すなわち、本発明に係る
クリップリード１１においては、各円環状リード１２の
円弧状係合片１４．１５が軸部材１３に取付けられた状
態で主軸１６を中心として開閉自在に設けられることな
り、しかも、各円環状リング１２は、軸部材１３および
主軸１６が絶縁部材によって形成されているためにそれ
ぞれ電気的に絶縁されることになる。
環状リード１２をその先端係止部１４ａ、 １５ａを開
いた状態で軸部材１３の切欠き１３ｂ内に開口側から挿
入する。この際、円環状リード１２の回動軸部分を軸部
材１３の中空部１３ａに配置させる。そして、主軸１６
を軸部材１３の中空部１３ａに挿入し、引き続き円環状
リード１２の回動軸部分に挿通させる。このようにして
軸部材１３の全ての切欠き１３ｂに円環状リード１２を
取付けて組立てが終了される。すなわち、本発明に係る
クリップリード１１においては、各円環状リード１２の
円弧状係合片１４．１５が軸部材１３に取付けられた状
態で主軸１６を中心として開閉自在に設けられることな
り、しかも、各円環状リング１２は、軸部材１３および
主軸１６が絶縁部材によって形成されているためにそれ
ぞれ電気的に絶縁されることになる。
上述したように組立てられたクリップリード１１によっ
て二つの半導体集積回路モジュールを接続するには、第
３図（ａ） 、 （ｂ）および第４図に示すように、半
導体集積回路モジュールｌの側縁部スルーホールと、増
設用半導体集積回路モジュール１７の側縁部スルーホー
ルとに円環状リード１２を貫通させて行われる。この接
続は、各円弧状係合片１４゜１５を開いた状態でその先
端の係止部１４ａ、１５ａを両手導体集積回路モジュー
ル１．１７の側縁部スルーホール内に挿通させ、両スル
ーホールに各円弧状係合片１４．１５が貫通された後に
この円弧状係合片１４、１５を閉じ、先端の係止部１４
ａ、 １５ａどうしを係止させることによって行われる
。すなわち、増設用半導体集積回路モジュールエフはク
リソブリード１１を介して半導体集積回路モジュール１
に接続されることになる。
て二つの半導体集積回路モジュールを接続するには、第
３図（ａ） 、 （ｂ）および第４図に示すように、半
導体集積回路モジュールｌの側縁部スルーホールと、増
設用半導体集積回路モジュール１７の側縁部スルーホー
ルとに円環状リード１２を貫通させて行われる。この接
続は、各円弧状係合片１４゜１５を開いた状態でその先
端の係止部１４ａ、１５ａを両手導体集積回路モジュー
ル１．１７の側縁部スルーホール内に挿通させ、両スル
ーホールに各円弧状係合片１４．１５が貫通された後に
この円弧状係合片１４、１５を閉じ、先端の係止部１４
ａ、 １５ａどうしを係止させることによって行われる
。すなわち、増設用半導体集積回路モジュールエフはク
リソブリード１１を介して半導体集積回路モジュール１
に接続されることになる。
したがって、半導体集積回路モジュール１のメモリの記
憶容量を増大させる必要が生した際には、この半導体集
積回路モジュール１にクリソブリード１１を介してメモ
リ増設用の半導体集積回路モジュール１７を接続するこ
とができる。
憶容量を増大させる必要が生した際には、この半導体集
積回路モジュール１にクリソブリード１１を介してメモ
リ増設用の半導体集積回路モジュール１７を接続するこ
とができる。
なお、本実施例では軸部材１３を貫通する主軸１６によ
って環状リード１２を軸部材１３に回動自在に設けた例
を示したが、本発明はこのような限定にとられれること
なく、環状リード１２の取付は構造は適宜変更すること
ができる。
って環状リード１２を軸部材１３に回動自在に設けた例
を示したが、本発明はこのような限定にとられれること
なく、環状リード１２の取付は構造は適宜変更すること
ができる。
以上説明したように本発明に係る半導体集積回路モジュ
ール用クリップリードは、半導体集積回路モジュール用
配線基板の側縁部スルーホールに嵌挿される導電材から
なる円環状リードと、この円環状リードを同一軸線上で
互いに離間させた状態で複数個支持する絶縁部材とを備
え、前記円環状リードは、一端部で互いに係止される一
対の円弧状係合片を他端部で互いに回動自在に連結して
なり、この円弧状係合片の回動軸部を前記絶縁部材に連
結しかつ回動端部を絶縁部材の外方に突出させた状態で
絶縁部材に開閉自在に取付けたため、このクリップリー
ドにおいては、円環状リードを半導体集積回路モジュー
ル用配線基板のスルーホールに嵌挿させることによって
半導体集積回路モジュールに電気的に接続されることに
なる。したかって、本発明に係るクリップリードを介し
て二つの半導体集積回路モジュールどうしを接続するこ
とができるから、メモリ増設用の半導体集積回路モジュ
ール等を、増設用ソケットを追設したりすることなく容
易に増設することができる。また、メモリ増設用の半導
体集積回路モジュールを増設するにあたりマザーボード
に配線基板増設用スペースを確保する必要がなくなるか
ら、装置が大型化されるようなこともない。さらにまた
、本発明に係るクリソブリードによって互いに接続され
た二つの半導体集積回路モジュールは、クリソブリード
部分で折曲げることができ、立体的な構造を持った半導
体集積回路モジュールを得ることができるから、軽薄短
小の電気製品を製造することができるという効果もある
。
ール用クリップリードは、半導体集積回路モジュール用
配線基板の側縁部スルーホールに嵌挿される導電材から
なる円環状リードと、この円環状リードを同一軸線上で
互いに離間させた状態で複数個支持する絶縁部材とを備
え、前記円環状リードは、一端部で互いに係止される一
対の円弧状係合片を他端部で互いに回動自在に連結して
なり、この円弧状係合片の回動軸部を前記絶縁部材に連
結しかつ回動端部を絶縁部材の外方に突出させた状態で
絶縁部材に開閉自在に取付けたため、このクリップリー
ドにおいては、円環状リードを半導体集積回路モジュー
ル用配線基板のスルーホールに嵌挿させることによって
半導体集積回路モジュールに電気的に接続されることに
なる。したかって、本発明に係るクリップリードを介し
て二つの半導体集積回路モジュールどうしを接続するこ
とができるから、メモリ増設用の半導体集積回路モジュ
ール等を、増設用ソケットを追設したりすることなく容
易に増設することができる。また、メモリ増設用の半導
体集積回路モジュールを増設するにあたりマザーボード
に配線基板増設用スペースを確保する必要がなくなるか
ら、装置が大型化されるようなこともない。さらにまた
、本発明に係るクリソブリードによって互いに接続され
た二つの半導体集積回路モジュールは、クリソブリード
部分で折曲げることができ、立体的な構造を持った半導
体集積回路モジュールを得ることができるから、軽薄短
小の電気製品を製造することができるという効果もある
。
第１図（ａ） 、 （ｂ）は本発明に係る半導体集積回
路モジュール用クリソブリードを示す図で、同図（ａ）
は平面図、同図（ｂ）は正面図である。第２図は第１図
（１））中ｎ−ｎ線断面図、第３図（ａ） 、 （ｂ）
は本発明に係る半導体集積回路モジュール用クリソブリ
ードを介して二つの半導体集積回路モジュールどうしを
接続した状態を示す図で、同図（ａ）は正面図、同図（
ｂ）は側面図、第４図は同じく斜視図、第５図（ａ）
、 （ｂ）は従来の半導体集積回路モジュールを示す図
で、同図（ａ）は正面図、同図（ｂ）は側面図である。 １．１７・・・・半導体集積回路モジュール、３，１８
・・・・多層配線基板、１１・・・・クリソブリード、
１２・・・・円環状リード、１３・・・・軸部材、１４
．１５・・・・円弧状係合片、１４ａ、 １５ａ・・・
・係合部。
路モジュール用クリソブリードを示す図で、同図（ａ）
は平面図、同図（ｂ）は正面図である。第２図は第１図
（１））中ｎ−ｎ線断面図、第３図（ａ） 、 （ｂ）
は本発明に係る半導体集積回路モジュール用クリソブリ
ードを介して二つの半導体集積回路モジュールどうしを
接続した状態を示す図で、同図（ａ）は正面図、同図（
ｂ）は側面図、第４図は同じく斜視図、第５図（ａ）
、 （ｂ）は従来の半導体集積回路モジュールを示す図
で、同図（ａ）は正面図、同図（ｂ）は側面図である。 １．１７・・・・半導体集積回路モジュール、３，１８
・・・・多層配線基板、１１・・・・クリソブリード、
１２・・・・円環状リード、１３・・・・軸部材、１４
．１５・・・・円弧状係合片、１４ａ、 １５ａ・・・
・係合部。
Claims (1)
- 半導体集積回路モジュール用配線基板の側縁部スルー
ホールに嵌挿される導電材からなる円環状リードと、こ
の円環状リードを同一軸線上で互いに離間させた状態で
複数個支持する絶縁部材とを備え、前記円環状リードは
、一端部で互いに係止される一対の円弧状係合片を他端
部で互いに回動自在に連結してなり、この円弧状係合片
の回動軸部を前記絶縁部材に連結しかつ回動端部を絶縁
部材の外方に突出させた状態で絶縁部材に開閉自在に取
付けられていることを特徴とする半導体集積回路モジュ
ール用クリップリード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200622A JPH0364875A (ja) | 1989-08-02 | 1989-08-02 | 半導体集積回路モジュール用クリップリード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200622A JPH0364875A (ja) | 1989-08-02 | 1989-08-02 | 半導体集積回路モジュール用クリップリード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364875A true JPH0364875A (ja) | 1991-03-20 |
Family
ID=16427440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200622A Pending JPH0364875A (ja) | 1989-08-02 | 1989-08-02 | 半導体集積回路モジュール用クリップリード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663744A (en) * | 1995-03-22 | 1997-09-02 | Sharp Kabushiki Kaisha | Driving method for a liquid crystal display |
-
1989
- 1989-08-02 JP JP1200622A patent/JPH0364875A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663744A (en) * | 1995-03-22 | 1997-09-02 | Sharp Kabushiki Kaisha | Driving method for a liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9004951B2 (en) | Multi-functional transfer connector for connecting with different receptacles | |
| JP3718293B2 (ja) | シェル付コネクタ | |
| JPH09312188A (ja) | ヒンジ型コネクタ及び該ヒンジ型コネクタを用いた電子機器 | |
| JPH0364875A (ja) | 半導体集積回路モジュール用クリップリード | |
| US3529279A (en) | Separable adapter for terminal boards | |
| JP2506401B2 (ja) | 多極コネクタ | |
| JP2001119775A (ja) | スピーカの接続構造 | |
| JPH0668920A (ja) | ケーブル用コネクタ | |
| JPS622638A (ja) | 半導体装置 | |
| US4172970A (en) | Electric switch | |
| JP3048990B2 (ja) | アンテナの取付構造 | |
| JP3252546B2 (ja) | 同軸コネクタ | |
| JPH0578155B2 (ja) | ||
| JPH0451432Y2 (ja) | ||
| JPH09116246A (ja) | プリント配線板の接続構造 | |
| JPH10326655A (ja) | 基板用コネクタ | |
| JP2554334Y2 (ja) | スイッチアース部材 | |
| JPH01255179A (ja) | コネクタ | |
| JPH07254461A (ja) | 回転式アングルタイプコネクタ | |
| JPS6328550Y2 (ja) | ||
| JPH08203351A (ja) | 保持体付同軸セミリジッドケーブル組立体 | |
| JP3455894B2 (ja) | フィルタコネクタ | |
| JPH09171874A (ja) | コネクタ | |
| JPH04348097A (ja) | 回路装置の製造方法 | |
| JPS6013184Y2 (ja) | プリント基板におけるコネクタ−接合部 |