JPH0363765B2 - - Google Patents
Info
- Publication number
- JPH0363765B2 JPH0363765B2 JP58094523A JP9452383A JPH0363765B2 JP H0363765 B2 JPH0363765 B2 JP H0363765B2 JP 58094523 A JP58094523 A JP 58094523A JP 9452383 A JP9452383 A JP 9452383A JP H0363765 B2 JPH0363765 B2 JP H0363765B2
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent detection
- configuration
- power supply
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 47
- 230000007423 decrease Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 101000832455 Pimpla hypochondriaca Small venom protein 1 Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は過電流検出方式に係り、特に電子計算
機システム等の電子装置に用いる電源装置の過電
流を監視する場合の過電流検出方式に関する。
機システム等の電子装置に用いる電源装置の過電
流を監視する場合の過電流検出方式に関する。
従来の電子計算機システム等の電子装置の過電
流を検出する方法においては、過電流検出におけ
る過電流検出設定値は、一般には定常負荷電流に
負荷電流ドリフト、設定誤差、負荷変動、マージ
ン等を加えた固定した値に決められていた。しか
し、このような過電流検出設置の決定方法は、負
荷変動の大きい電子装置、たえば電子計算機シス
テムのようにその構成の変更が多い電子装置にお
いては、過電流検出設定値を大きい負荷に合せて
設定する必要があるため、定常負荷電流値と過電
流検出設定電流値との差が大きくなり、もし負荷
が小さい時の定常負荷電流が流れている場合に、
負荷短絡等の異状が発生した場合、過電流を検出
するまでに負荷に流れ込むエネルギーが大きくな
り、その流れ込むエネルギーのため負荷の損傷が
拡大する欠点があつた。
流を検出する方法においては、過電流検出におけ
る過電流検出設定値は、一般には定常負荷電流に
負荷電流ドリフト、設定誤差、負荷変動、マージ
ン等を加えた固定した値に決められていた。しか
し、このような過電流検出設置の決定方法は、負
荷変動の大きい電子装置、たえば電子計算機シス
テムのようにその構成の変更が多い電子装置にお
いては、過電流検出設定値を大きい負荷に合せて
設定する必要があるため、定常負荷電流値と過電
流検出設定電流値との差が大きくなり、もし負荷
が小さい時の定常負荷電流が流れている場合に、
負荷短絡等の異状が発生した場合、過電流を検出
するまでに負荷に流れ込むエネルギーが大きくな
り、その流れ込むエネルギーのため負荷の損傷が
拡大する欠点があつた。
これを避けるには、負荷の変動に応じて、過電
流検出レベルを変える必要があるが、ヒユーズや
ブレーカ等により過電流検出を行つている場合
は、そのつどヒユーズやブレーカを取替えなけれ
ばならず、実際には実施が不可能に近かつた。
流検出レベルを変える必要があるが、ヒユーズや
ブレーカ等により過電流検出を行つている場合
は、そのつどヒユーズやブレーカを取替えなけれ
ばならず、実際には実施が不可能に近かつた。
本発明は上述の点にかんがみてなされたもので
負荷の変動に応じて過電流検出ポイントを自動的
に変更する手段を設けることにより、過電流検出
するまでに負荷に流れ込むエネルギーを制限し、
負荷の損傷の拡大を防ぐようにした過電流検出方
式を提供することを目的とする。
負荷の変動に応じて過電流検出ポイントを自動的
に変更する手段を設けることにより、過電流検出
するまでに負荷に流れ込むエネルギーを制限し、
負荷の損傷の拡大を防ぐようにした過電流検出方
式を提供することを目的とする。
本発明の要点は、電子計算機システム等のシス
テム構成の変更により負荷電流が変化するような
電子装置において、電子装置の構成を検出する手
段と、電子装置の構成によつて変動する出力電流
の増減に応じて過電流検出の設定値を変更する手
段とを設け、電子装置の構成変更に応じて過電流
検出設定値を自動的に変更するようにしたもので
ある。
テム構成の変更により負荷電流が変化するような
電子装置において、電子装置の構成を検出する手
段と、電子装置の構成によつて変動する出力電流
の増減に応じて過電流検出の設定値を変更する手
段とを設け、電子装置の構成変更に応じて過電流
検出設定値を自動的に変更するようにしたもので
ある。
以下、本発明の一実施例を図面に基づいて説明
する。
する。
第１図は本発明を電子計算機システムに用いた
場合の構成例を示すブロツク図である。同図にお
いて、電子計算機システムはサービスプロセツサ
（以下単に「SVP」と称す）１と、演算装置７と
記憶装置８と、入力装置９とにより構成される。
SPV１はマイクロプログラムロードに使用され
るフロツピーデイスク装置２と、メモリ部３と、
マイクロプロセツサを含む制御部４と、電子計算
機の構成により各電源装置の出力電流の増減があ
る場合、過電流検出ポイントを変更するデータが
格納されているROM（リードオンメモリ）５、
レジスタ２１、デコーダ２２及び出力レジスタ２
３によつて構成される。演算装置７には制御記憶
装置６が設けられており、SVP１の制御部４と
データバスで結ばれている。演算装置７、記憶装
置８、および入出力装置９には、それぞれ各装置
に電力を供給する電源装置１０，１１，１２があ
り、これら各電源装置に過電流検出回路１３が含
まれている。
場合の構成例を示すブロツク図である。同図にお
いて、電子計算機システムはサービスプロセツサ
（以下単に「SVP」と称す）１と、演算装置７と
記憶装置８と、入力装置９とにより構成される。
SPV１はマイクロプログラムロードに使用され
るフロツピーデイスク装置２と、メモリ部３と、
マイクロプロセツサを含む制御部４と、電子計算
機の構成により各電源装置の出力電流の増減があ
る場合、過電流検出ポイントを変更するデータが
格納されているROM（リードオンメモリ）５、
レジスタ２１、デコーダ２２及び出力レジスタ２
３によつて構成される。演算装置７には制御記憶
装置６が設けられており、SVP１の制御部４と
データバスで結ばれている。演算装置７、記憶装
置８、および入出力装置９には、それぞれ各装置
に電力を供給する電源装置１０，１１，１２があ
り、これら各電源装置に過電流検出回路１３が含
まれている。
第２図は過電流検出回路１３の一実施例であ
り、過電流検出抵抗１８、比較回路１７、減算回
路１６、基準電圧電源１５、SVP１の制御部４
とつながるＤ−Ａコンパータ１４、およびその制
御回路２０から構成される。
り、過電流検出抵抗１８、比較回路１７、減算回
路１６、基準電圧電源１５、SVP１の制御部４
とつながるＤ−Ａコンパータ１４、およびその制
御回路２０から構成される。
上記過電流検出回路の動作は、電源１０（電源
１１，１２でもよい）の出力電流による過電流検
出抵抗１８の電圧降下VPと減算回路１６の出力
電圧VSとを比較回路１７によつて比較し、過電
流検出抵抗１８の電圧降下が減算回路１６の出力
電圧を上廻つた時、異状検出信号とし比較回路１
７の出力側に電圧を発生させる。減算回路１６に
は基準電圧電源１５からの基準電圧とＤ−Ａコン
バータ１４の出力電圧が入力され、基準電圧をＤ
−Ａコンバータ１４の出力電圧で減算した値が比
較回路１７に入力される。なお、基準電圧電源１
５の基準電圧は、当該電源１０の最大定格出力電
流＋αの値で過電流を検出できる値に定められ
る。
１１，１２でもよい）の出力電流による過電流検
出抵抗１８の電圧降下VPと減算回路１６の出力
電圧VSとを比較回路１７によつて比較し、過電
流検出抵抗１８の電圧降下が減算回路１６の出力
電圧を上廻つた時、異状検出信号とし比較回路１
７の出力側に電圧を発生させる。減算回路１６に
は基準電圧電源１５からの基準電圧とＤ−Ａコン
バータ１４の出力電圧が入力され、基準電圧をＤ
−Ａコンバータ１４の出力電圧で減算した値が比
較回路１７に入力される。なお、基準電圧電源１
５の基準電圧は、当該電源１０の最大定格出力電
流＋αの値で過電流を検出できる値に定められ
る。
今、電子計算機システムの運転が開始される
と、フロツピーデイスク装置２にあらかじめ記憶
されているマイクロプログラムがSVP１のメモ
リ部３へロードされ、その後、SVP１の制御部
４により演算装置７の制御記憶装置６へと転送さ
れる。その時、該マイクロプログラムに具備され
ている当該電子計算機システムの現在の構成を表
わす計算機制御情報の中の特有な情報を、SVP
１の制御部４によつてメモリ部３より読み出し、
レジスタ２１にセツトする。このレジスタ２１に
セツトされた情報は、デコーダ２２により、シス
テム構成に応じて電源の過電流検出ポイントを変
更するデータが格納されているROM５の対応す
る番地情報に変換され、該当データがROM５か
ら読み出されて出力レジスタ２３にセツトされ
る。この出力レジスタ２３にセツトされた、過電
流検出ポイントを変更させるデータは、SVP１
の制御部４の指令により、電源装置１０（あるい
は電源装置１１，１２）の第２図に示す過電流検
出回路１３のＤ−Ａコンバータ１４およびその制
御回路２０へ転送される。
と、フロツピーデイスク装置２にあらかじめ記憶
されているマイクロプログラムがSVP１のメモ
リ部３へロードされ、その後、SVP１の制御部
４により演算装置７の制御記憶装置６へと転送さ
れる。その時、該マイクロプログラムに具備され
ている当該電子計算機システムの現在の構成を表
わす計算機制御情報の中の特有な情報を、SVP
１の制御部４によつてメモリ部３より読み出し、
レジスタ２１にセツトする。このレジスタ２１に
セツトされた情報は、デコーダ２２により、シス
テム構成に応じて電源の過電流検出ポイントを変
更するデータが格納されているROM５の対応す
る番地情報に変換され、該当データがROM５か
ら読み出されて出力レジスタ２３にセツトされ
る。この出力レジスタ２３にセツトされた、過電
流検出ポイントを変更させるデータは、SVP１
の制御部４の指令により、電源装置１０（あるい
は電源装置１１，１２）の第２図に示す過電流検
出回路１３のＤ−Ａコンバータ１４およびその制
御回路２０へ転送される。
上記SVP１の制御部４の指令により転送され
た過電流検出ポイントを変更するデータは、制御
回路２０の制御下でＤ−Ａコンバータ１４でアナ
ログ電圧に変更される。このＤ−Ａコンバータ１
４の出力アナログ電圧を、基準電圧電源１５の基
準電圧から減算回路１６により減算し、その減算
した電圧VSを比較回路１７に入力する。比較回
路１７では前記のように、過電流検出抵抗１８の
電圧降下による電圧VPと減算回路１６の出力電
圧VSとが比較され、前者が後者を上廻れば、比
較回路に出力が現われ、過電流が検出される。
た過電流検出ポイントを変更するデータは、制御
回路２０の制御下でＤ−Ａコンバータ１４でアナ
ログ電圧に変更される。このＤ−Ａコンバータ１
４の出力アナログ電圧を、基準電圧電源１５の基
準電圧から減算回路１６により減算し、その減算
した電圧VSを比較回路１７に入力する。比較回
路１７では前記のように、過電流検出抵抗１８の
電圧降下による電圧VPと減算回路１６の出力電
圧VSとが比較され、前者が後者を上廻れば、比
較回路に出力が現われ、過電流が検出される。
なお、電子計算機システムが記憶装置８のメモ
リ増減、入出力装置９のチヤネルトランクの増減
あるいは演算装置７のオプシヨンとしての高速演
算装置の付加、不付加等によりその構成が変われ
ば、それに対応してマイクロプログラムの中の電
子計算機制御情報の該当情報が変わる。それによ
り、電源の過電流検出ポイントを変更するデータ
の格納されているROM５のアドレスが変化し、
その構成に応じた過電流検出ポイントを変更する
データが読出される。
リ増減、入出力装置９のチヤネルトランクの増減
あるいは演算装置７のオプシヨンとしての高速演
算装置の付加、不付加等によりその構成が変われ
ば、それに対応してマイクロプログラムの中の電
子計算機制御情報の該当情報が変わる。それによ
り、電源の過電流検出ポイントを変更するデータ
の格納されているROM５のアドレスが変化し、
その構成に応じた過電流検出ポイントを変更する
データが読出される。
第３図はROM５に格納される過電流検出ポイ
ントを変更するデータの一例であり、Ｘ番地はシ
ステム構成の増減を、Ｙ番地は各装置、たとえば
Ｙ＝00は記憶装置のメモリを、Ｙ＝01は入出力装
置９のチヤネルトランクを、Ｙ＝02は演算装置８
の論理装置というように割当てられる。XY＝
0000はメモリ容量最小（例えば2Mバイト）の減
算情報値１６Ａが格納され、0100（4Mバイト）、
0200（6Mバイト）、0300（8Mバイト）とメモリ容
量が増え、減算情報値は14A，12A，10Aと減少
する。XY＝0002は演算装置にオプシヨンとして
高速演算装置が付かない場合の減算情報値３５Ａ
が、0102には高速演算装置が付く場合の減算情報
値３０Ａが格納される。たとえば、デコーダ２２
からROM５の0000番地のデータが読み出される
と、出力レジスタ２３に減算情報値１６Ａがセツ
トされ、制御部４の指令により、記憶装置８の電
源１１の過電流検出回路１３のＤ−Ａコンバータ
１４およびその制御回路２０へ転送される。
ントを変更するデータの一例であり、Ｘ番地はシ
ステム構成の増減を、Ｙ番地は各装置、たとえば
Ｙ＝00は記憶装置のメモリを、Ｙ＝01は入出力装
置９のチヤネルトランクを、Ｙ＝02は演算装置８
の論理装置というように割当てられる。XY＝
0000はメモリ容量最小（例えば2Mバイト）の減
算情報値１６Ａが格納され、0100（4Mバイト）、
0200（6Mバイト）、0300（8Mバイト）とメモリ容
量が増え、減算情報値は14A，12A，10Aと減少
する。XY＝0002は演算装置にオプシヨンとして
高速演算装置が付かない場合の減算情報値３５Ａ
が、0102には高速演算装置が付く場合の減算情報
値３０Ａが格納される。たとえば、デコーダ２２
からROM５の0000番地のデータが読み出される
と、出力レジスタ２３に減算情報値１６Ａがセツ
トされ、制御部４の指令により、記憶装置８の電
源１１の過電流検出回路１３のＤ−Ａコンバータ
１４およびその制御回路２０へ転送される。
なお、上記実施例ではデコーダ２２により
ROM５に格納された過電流検出ポイントを変更
するデータを読み出すようにしたが、電子計算機
システム構成情報と過電流検出ポイント値を対に
したものを複数対記憶している連想メモリを用
い、レジスタ２１にセツトされた電子計算機構成
情報と一致するものをこの連想メモリから捜し、
そこから過電流検出ポイント値を読出すようにし
てもよい。
ROM５に格納された過電流検出ポイントを変更
するデータを読み出すようにしたが、電子計算機
システム構成情報と過電流検出ポイント値を対に
したものを複数対記憶している連想メモリを用
い、レジスタ２１にセツトされた電子計算機構成
情報と一致するものをこの連想メモリから捜し、
そこから過電流検出ポイント値を読出すようにし
てもよい。
上記のように、本実施例によれば、電源装置１
０〜１２の過電流検出回路１３のＤ−Ａコンバー
タ１４に電子計算機システムの構成に応じて過電
流検出ポイントを変更させるデータが、マイクロ
プログラムを電子計算機にロードする時に転送さ
れて来るため、例えば、記憶装置８のメモリ容
量、入出力装置のチヤネルトランク数の増減ある
いは演算装置７のオプシヨンとしての高速演算装
置の付加等による、電源の出力電流の増減に応じ
た、過電流の検出ポイントの変更を自動的に行う
ことができる。
０〜１２の過電流検出回路１３のＤ−Ａコンバー
タ１４に電子計算機システムの構成に応じて過電
流検出ポイントを変更させるデータが、マイクロ
プログラムを電子計算機にロードする時に転送さ
れて来るため、例えば、記憶装置８のメモリ容
量、入出力装置のチヤネルトランク数の増減ある
いは演算装置７のオプシヨンとしての高速演算装
置の付加等による、電源の出力電流の増減に応じ
た、過電流の検出ポイントの変更を自動的に行う
ことができる。
上記実施例においては電子計算システムを例に
示したが、本発明は、システム構成の変更により
負荷電流の変化するものであれば他の電子装置に
も当然利用できる。
示したが、本発明は、システム構成の変更により
負荷電流の変化するものであれば他の電子装置に
も当然利用できる。
以上説明したように、本発明に係る過電流検出
システムは、電子装置の構成変更に応じて過電流
検出設定値を変更するようにしたので、短絡等の
事故に際し、過電流検出するまでに負荷に流れ込
なエネルギーを小さくすることができ、負荷損傷
の拡大を防ぐと共に、負荷変動に応じてヒユー
ズ、ブレーカ等の変更を行う必要がないという優
れた効果を有する。
システムは、電子装置の構成変更に応じて過電流
検出設定値を変更するようにしたので、短絡等の
事故に際し、過電流検出するまでに負荷に流れ込
なエネルギーを小さくすることができ、負荷損傷
の拡大を防ぐと共に、負荷変動に応じてヒユー
ズ、ブレーカ等の変更を行う必要がないという優
れた効果を有する。
第１図は本発明の過電流検出方式を電子計算機
システムに適用した場合の全体構成を示すブロツ
ク図、第２図は第１図内の過電流検出回路の具体
的構成を示すブロツク図、第３図は第１図内の
ROMに格納される過電流検出ポイントを変更す
るデータの一例を示す図である。 １……サービスプロセツサ（SVP）、２……フ
ロツピーデイスク装置、３……メモリ部、５……
ROM、６……制御記憶装置、７……演算装置、
８……記憶装置、９……入出力装置、１０〜１２
……電源装置、１３……過電流検出回路、１４…
…Ｄ−Ａコンバータ、１５……基準電圧電源、１
６……減算回路、１７……比較回路、１８……過
電流検出抵抗、２０……制御回路、２２……デコ
ーダ、２３……出力レジスタ。
システムに適用した場合の全体構成を示すブロツ
ク図、第２図は第１図内の過電流検出回路の具体
的構成を示すブロツク図、第３図は第１図内の
ROMに格納される過電流検出ポイントを変更す
るデータの一例を示す図である。 １……サービスプロセツサ（SVP）、２……フ
ロツピーデイスク装置、３……メモリ部、５……
ROM、６……制御記憶装置、７……演算装置、
８……記憶装置、９……入出力装置、１０〜１２
……電源装置、１３……過電流検出回路、１４…
…Ｄ−Ａコンバータ、１５……基準電圧電源、１
６……減算回路、１７……比較回路、１８……過
電流検出抵抗、２０……制御回路、２２……デコ
ーダ、２３……出力レジスタ。
Claims (1)
- １ 構成変更により負荷電流が変化する電子装置
に用いる電源装置の過電流検出方式において、前
記電子装置の構成を検出する構成検知手段と、前
記電子装置の構成によつて変動する出力電流の増
減に応じて過電流検出の設定値を可変とする設定
値変更手段とを設け、前記電子装置の構成変更に
応じて過電流検出設定値を変更するようにしたこ
とを特徴とする過電流検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58094523A JPS59220816A (ja) | 1983-05-27 | 1983-05-27 | 過電流検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58094523A JPS59220816A (ja) | 1983-05-27 | 1983-05-27 | 過電流検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59220816A JPS59220816A (ja) | 1984-12-12 |
| JPH0363765B2 true JPH0363765B2 (ja) | 1991-10-02 |
Family
ID=14112681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58094523A Granted JPS59220816A (ja) | 1983-05-27 | 1983-05-27 | 過電流検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59220816A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787669B2 (ja) * | 1987-11-13 | 1995-09-20 | 株式会社テック | 停電検出回路 |
| JPH01264527A (ja) * | 1988-04-11 | 1989-10-20 | Fujitsu Ltd | 電源アラーム制御方式 |
| JP5361824B2 (ja) * | 2010-08-04 | 2013-12-04 | 三洋電機株式会社 | パック電池及び過電流検出方法 |
-
1983
- 1983-05-27 JP JP58094523A patent/JPS59220816A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59220816A (ja) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| US7650517B2 (en) | Throttle management for blade system | |
| US20030005339A1 (en) | Power control for a computer system | |
| US20170222451A1 (en) | Charging Method and Apparatus | |
| JPH0363765B2 (ja) | ||
| JPS6055857B2 (ja) | メモリの識別方法 | |
| JPS592052B2 (ja) | バス制御方法 | |
| US20020084928A1 (en) | Method and apparatus for time multiplexing of thermal sensor | |
| US11615230B2 (en) | Wide range clock monitor system | |
| JP6744035B1 (ja) | 電源システム、及び、電源システムによる制御方法 | |
| KR940011048B1 (ko) | 확장용 메모리를 위한 어드레싱장치 및 방법 | |
| JP2002099357A (ja) | 半導体装置 | |
| Zhang et al. | An Improved RTEMS Supporting Real-Time Detection of Stack Overflow | |
| US20200117380A1 (en) | Memory device and control method | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JP2839545B2 (ja) | データアクセス方式 | |
| JPS6412164B2 (ja) | ||
| JPH04121018A (ja) | 保護継電装置 | |
| JP2579611Y2 (ja) | 検出装置 | |
| JPS61221668A (ja) | バツクアツプ電圧検出処理方式 | |
| CN114661131A (zh) | 一种基于Psys的传输功率的装置、方法、设备、系统、介质 | |
| SU594494A1 (ru) | Непрерывный стабилизатор напр жени посто нного тока | |
| JPS5825286B2 (ja) | 入出力装置 | |
| JPH0110654Y2 (ja) | ||
| JPS60126740A (ja) | Ｃｐｕの暴走防止装置 |