JP6744035B1 - 電源システム、及び、電源システムによる制御方法 - Google Patents
電源システム、及び、電源システムによる制御方法 Download PDFInfo
- Publication number
- JP6744035B1 JP6744035B1 JP2019058653A JP2019058653A JP6744035B1 JP 6744035 B1 JP6744035 B1 JP 6744035B1 JP 2019058653 A JP2019058653 A JP 2019058653A JP 2019058653 A JP2019058653 A JP 2019058653A JP 6744035 B1 JP6744035 B1 JP 6744035B1
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- input
- switch
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
特許文献1には、関連する技術として、電源回路がショート状態になる故障が発生しても、入力電圧がそのまま負荷側に出力されることを防止する技術が開示されている。
<実施形態>
本発明の一実施形態による電源システム1は、過電圧保護を行うための制御ICが電源システム1における過電圧保護を行う状況で適切に動作しない場合に備えて、より確実に電源システム1(特に、後述するFET30)を保護することのできるシステムである。
電源システム1は、図1に示すように、平滑回路10、制御IC20、スイッチング素子30(入力と出力との間に設けられたスイッチング素子の一例)、スイッチ40(入力と出力との間に設けられたスイッチング素子と異なるスイッチの一例、第1スイッチの一例)、検出装置50を備える。
制御IC20は、平滑回路10の出力電圧が所定の電圧以下である場合、スイッチング素子30をオン状態にして電源システム1から電圧を出力させ、平滑回路10の出力電圧が所定の電圧を超える場合、スイッチング素子30をオフ状態にして電源システム1から電圧を出力されないように制御するためのICである。制御IC20は、制御信号(第2制御信号の一例)をスイッチング素子30に出力する。ただし、電源システム1に入力される電圧によっては、平滑回路10の出力電圧が、制御IC20の仕様の範囲を超える可能性がある。この場合、制御IC20は、スイッチング素子30をオフ状態にするLowレベルの電圧をスイッチング素子30に出力することができない可能性がある。なお、所定の電圧とは、例えば、スイッチング素子30の安全動作領域を超えないように予め決定される電圧である。
例えば、スイッチ40は、スイッチング素子401、スイッチング素子402を備える。スイッチング素子401、スイッチング素子402のそれぞれは、スイッチング素子30が制御信号を受ける端子とスイッチング素子30をオフ状態にする信号を供給する端子との間に設けられる。スイッチング素子401、スイッチング素子402のそれぞれは、検出装置50から受ける制御信号に基づいて、オン状態とオフ状態との間で切り替わる。スイッチング素子401、スイッチング素子402の両方がオフ状態の場合、スイッチング素子30をオン状態にする制御信号がスイッチング素子30に供給される。また、スイッチング素子401、スイッチング素子402の少なくとも一方がオン状態の場合、スイッチング素子30をオフ状態にする制御信号がスイッチング素子30に供給される。
検出装置50は、過電圧検出装置501、過電流検出装置502を備える。
例えば、過電圧検出装置501は、図2に示すように、基準電圧501a、コンパレータ501bを備える。
基準電圧501aは、所定の電圧を示す電圧である。
コンパレータ501bは、平滑回路10の出力電圧と基準電圧501aとを比較する。コンパレータ501bは、平滑回路10の出力電圧が基準電圧501aの電圧よりも高い場合にスイッチング素子401をオン状態にする制御信号をスイッチング素子401に出力する。また、コンパレータ501bは、平滑回路10の出力電圧が基準電圧501aの電圧以下の場合にスイッチング素子401をオフ状態にする制御信号をスイッチング素子401に出力する。
例えば、過電流検出装置502は、図3に示すように、抵抗502a、差動アンプ502b、電流比較部502cを備える。
抵抗502aは、平滑回路10の出力端子とスイッチング素子30との間に設けられる。
差動アンプ502bは、抵抗502aの両端の電圧を入力とする差動アンプである。差動アンプ502bは、抵抗502aの両端の電圧差に比例した電圧を出力する。
電流比較部502cは、差動アンプ502bの出力電圧と抵抗502aの抵抗値とに基づいて抵抗502aに流れる電流、すなわち、平滑回路10の出力電流の値を特定する。電流比較部502cは、平滑回路10の出力電流の値と、所定の電流を示す基準電流の値とを比較する。電流比較部502cは、平滑回路10の出力電流の値が基準電流の値よりも大きい場合にスイッチング素子402をオン状態にする制御信号をスイッチング素子402に出力する。また、電流比較部502cは、平滑回路10の出力電流の値が基準電流の値よりも小さい場合にスイッチング素子402をオフ状態にする制御信号をスイッチング素子402に出力する。
なお、制御IC20は、初期状態では平滑回路10の出力電圧が過電圧ではないと判定し、スイッチング素子30をオン状態にする制御を行っているものとする。また、平滑回路10の出力電圧が過電圧となる場合、その過電圧は制御IC20の仕様の範囲を超え、制御IC20がスイッチング素子30をオフ状態にするLowレベルの電圧をスイッチング素子30に出力することができないものとする。
検出装置50は、平滑回路10の出力電圧が所定の電圧以下であるか否かに基づいて、スイッチング素子401をオン状態またはオフ状態にする。
具体的には、過電圧検出装置501は、平滑回路10の出力電圧が所定の電圧以下である場合(ステップS2においてYES)、スイッチング素子401をオフ状態にして(ステップS3)、ステップS1の処理に戻す。また、過電圧検出装置501は、平滑回路10の出力電圧が所定の電圧を超える場合(ステップS2においてNO)、スイッチング素子401をオン状態にする(ステップS4)。
より具体的には、過電圧検出装置501は、図2に示すように、基準電圧501a、コンパレータ501bを備える。
基準電圧501aは、所定の電圧を示す電圧である。
コンパレータ501bは、平滑回路10の出力電圧と基準電圧501aとを比較する。コンパレータ501bは、平滑回路10の出力電圧が基準電圧501aの電圧よりも高い場合にスイッチング素子401をオン状態にする制御信号をスイッチング素子401に出力する。また、コンパレータ501bは、平滑回路10の出力電圧が基準電圧501aの電圧以下の場合にスイッチング素子401をオフ状態にする制御信号をスイッチング素子401に出力する。
検出装置50は、平滑回路10の出力電流が所定の電流以下であるか否かに基づいて、スイッチング素子402をオン状態またはオフ状態にする。
具体的には、過電流検出装置502は、平滑回路10の出力電流が所定の電流以下である場合(ステップS6においてYES)、スイッチング素子402をオフ状態にして(ステップS5)、ステップS4の処理に戻す。また、過電流検出装置502は、平滑回路10の出力電流が所定の電流を超える場合にスイッチング素子401をオン状態にする(ステップS6)。
より具体的には、過電流検出装置502は、図3に示すように、抵抗502a、差動アンプ502b、電流比較部502cを備える。
抵抗502aは、平滑回路10の出力端子とスイッチング素子30との間に設けられる。
差動アンプ502bは、抵抗502aの両端の電圧を入力とする差動アンプである。差動アンプ502bは、抵抗502aの両端の電圧差に比例した電圧を出力する。
電流比較部502cは、差動アンプ502bの出力電圧と抵抗502aの抵抗値とに基づいて抵抗502aに流れる電流、すなわち、平滑回路10の出力電流の値を特定する。電流比較部502cは、平滑回路10の出力電流の値と、所定の電流を示す基準電流の値とを比較する。電流比較部502cは、平滑回路10の出力電流の値が基準電流の値よりも大きい場合にスイッチング素子402をオン状態にする制御信号をスイッチング素子402に出力する。また、電流比較部502cは、平滑回路10の出力電流の値が基準電流の値よりも小さい場合にスイッチング素子402をオフ状態にする制御信号をスイッチング素子402に出力する。
電源システム1において、過電圧検出装置501は、平滑回路10の出力電圧(入力が受ける電圧の一例)が過電圧である場合に、スイッチ40(第1スイッチの一例)のスイッチング素子401をオン状態にすることによって、スイッチ40を介してスイッチング素子30をオフ状態にする制御信号(第1制御信号の一例)を、例えば、グラウンドGNDからスイッチング素子30へ供給させる。過電流検出装置502は、平滑回路10の出力電流(入力が受ける電流の一例)が過電流である場合に、スイッチ40のスイッチング素子402をオン状態にすることによって、スイッチ40を介してスイッチング素子30をオフ状態にする第1制御信号を、例えば、グラウンドGNDからスイッチング素子30へ供給させる。
このように、電源システム1を構成することで、過電圧検出装置501は、入力が受ける電圧が過電圧である場合に、スイッチ40を介してスイッチング素子30をオフ状態にする第1制御信号をスイッチング素子30へ供給させることができる。また、過電流検出装置502は、入力が受ける電流が過電流である場合に、スイッチ40を介してスイッチング素子30をオフ状態にする第1制御信号をスイッチング素子30へ供給させる。その結果、過電流や過電圧が発生した場合に、スイッチング素子30をより確実にオフ状態にすることができ、電源システム1をより確実に保護することができる。
制御IC20が検出装置50よりも早期に平滑回路10の出力電圧に反応する場合、検出装置50が平滑回路10の過電圧及び過電流を検出する前にスイッチング素子30をオン状態にして、過電圧及び過電流の少なくとも一方がスイッチング素子30に供給され、スイッチング素子30に不具合が生じる可能性がある。そのため、検出装置50は、制御IC20よりも早期に平滑回路10の出力電圧に反応する必要がある。
キャパシタ60は、制御IC20による平滑回路10の出力電圧への反応を遅延させ、検出装置50を制御IC20よりも早期に平滑回路10の出力電圧に反応させるためのキャパシタである。
本発明の一実施形態では、スイッチ40を介してスイッチング素子30に供給される制御信号は、制御IC20からスイッチング素子30へ供給される制御信号よりも強い信号であるものとしている(グラウンドGNDのインピーダンスは、制御IC20の出力インピーダンスに比べて低いため、一般的に、このことが成り立つ)。しかしながら、制御IC20の出力インピーダンスと、グラウンドGNDのインピーダンス及びスイッチ40のインピーダンスとの関係によっては、スイッチ40を介してスイッチング素子30に供給される制御信号によって、スイッチング素子30を必ずしもオフ状態にできるとは限らない。
スイッチ70は、検出装置50による制御の下、スイッチ40がオン状態になった場合にオフ状態となり、スイッチ40がオフ状態になって場合にオン状態になるスイッチである。
この場合、上述のように、キャパシタ60は、制御IC20による平滑回路10の出力電圧への反応を遅延させ(すなわち、制御IC20が平滑回路10の出力電圧を受けるタイミングを遅延させ)、検出装置50を制御IC20よりも早期に平滑回路10の出力電圧に反応させる。また、スイッチ70は、検出装置50による制御の下、スイッチ40がオン状態になった場合にオフ状態となり、スイッチ40がオフ状態になって場合にオン状態になる。
本発明の実施形態による最小構成の電源システム1は、図9に示すように、スイッチング素子30、第1スイッチ40、過電圧検出装置501、過電流検出装置502を備える。
過電圧検出装置501は、前記入力が受ける電圧が過電圧である場合に、スイッチング素子30とは異なる第1スイッチ40をオン状態にすることによって、第1スイッチ40を介してスイッチング素子30をオフ状態にする第1制御信号をスイッチング素子30へ供給させる。
過電流検出装置502は、前記入力が受ける電流が過電流である場合に、第1スイッチ40をオン状態にすることによって、第1スイッチ40を介してスイッチング素子30をオフ状態にする前記第1制御信号をスイッチング素子30へ供給させる。
過電圧検出装置501は、入力が受ける電圧が過電圧である場合に、スイッチング素子30とは異なる第1スイッチ40をオン状態にする(ステップS11)。
過電流検出装置502は、入力が受ける電流が過電流である場合に、第1スイッチ40をオン状態にする(ステップS12)。
このように、電源システム1を構成することで、過電圧検出装置501は、入力が受ける電圧が過電圧である場合に、第1スイッチ40を介してスイッチング素子30をオフ状態にする第1制御信号をスイッチング素子30へ供給させることができる。また、過電流検出装置502は、入力が受ける電流が過電流である場合に、第1スイッチ40を介してスイッチング素子30をオフ状態にする第1制御信号をスイッチング素子30へ供給させる。その結果、過電流や過電圧が発生した場合に、スイッチング素子30をより確実にオフ状態にすることができ、電源システム1をより確実に保護することができる。
本発明の実施形態による最小構成の検出装置50は、図11に示すように、過電圧検出装置501、過電流検出装置502を備える。
過電流検出装置502は、前記入力が受ける電流が過電流である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする前記第1制御信号を前記スイッチング素子へ供給させる。
過電圧検出装置501は、入力と出力との間に設けられたスイッチング素子であって、オン状態の場合に前記入力と前記出力とを接続し、オフ状態の場合に前記入力と前記出力とを切断する前記スイッチング素子へ、前記入力が受ける電圧が過電圧である場合に、第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする第1制御信号を供給させる(ステップS21)。
過電流検出装置502は、前記入力が受ける電流が過電流である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする前記第1制御信号を前記スイッチング素子へ供給させる(ステップS22)。
このように、電源システム1を構成することで、過電圧検出装置501は、入力と出力との間に設けられたスイッチング素子であって、オン状態の場合に前記入力と前記出力とを接続し、オフ状態の場合に前記入力と前記出力とを切断する前記スイッチング素子へ、前記入力が受ける電圧が過電圧である場合に、第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする第1制御信号を供給させる。過電流検出装置502は、前記入力が受ける電流が過電流である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする前記第1制御信号を前記スイッチング素子へ供給させる。その結果、過電流や過電圧が発生した場合に、スイッチング素子をより確実にオフ状態にすることができ、電源システム1をより確実に保護することができる。
例えば、本発明の一実施形態において記載したステップS1〜ステップS4の処理とステップS5〜ステップS8の処理は、並行して実行される処理である。そのため、ステップS1〜ステップS4の処理とステップS5〜ステップS8の処理については、記載した順番ではなく、処理の順番が入れ替わる可能性がある。
コンピュータ5は、図13に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の電源システム1、検出装置50、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・平滑回路
20・・・制御IC
30、401、402・・・スイッチング素子
40・・・スイッチ、第1スイッチ
50・・・検出装置
60・・・キャパシタ
70・・・スイッチ
501・・・過電圧検出装置
501a・・・基準電圧
501b・・・コンパレータ
502・・・過電流検出装置
502a・・・抵抗
502b・・・差動アンプ
502c・・・電流比較部
502d・・・電流センサ
Claims (5)
- 入力と出力との間に設けられたスイッチング素子であって、オン状態の場合に前記入力と前記出力とを接続し、オフ状態の場合に前記入力と前記出力とを切断する前記スイッチング素子と、
前記スイッチング素子とは異なる第1スイッチと、
前記入力が受ける電圧が過電圧である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする第1制御信号を前記スイッチング素子へ供給させる過電圧検出装置と、
前記入力が受ける電流が過電流である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする前記第1制御信号を前記スイッチング素子へ供給させる過電流検出装置と、
前記入力が受ける電圧を受け、受けた電圧が過電圧でないと判定した場合に、前記スイッチング素子をオン状態にする第2制御信号を前記スイッチング素子へ供給する制御ICと、
前記制御ICが電圧を受けるタイミングを遅延させるキャパシタと、
を備える電源システム。 - 前記制御ICと前記スイッチング素子との間に設けられ、前記入力が受ける電圧が過電圧である場合、または、前記入力が受ける電流が過電流である場合に、オフ状態となることによって、前記第2制御信号を前記スイッチング素子へ供給させない第2スイッチ、
を備える請求項1に記載の電源システム。 - 入力と出力との間に設けられたスイッチング素子であって、オン状態の場合に前記入力と前記出力とを接続し、オフ状態の場合に前記入力と前記出力とを切断する前記スイッチング素子と、
前記スイッチング素子とは異なる第1スイッチと、
前記入力が受ける電圧が過電圧である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする第1制御信号を前記スイッチング素子へ供給させる過電圧検出装置と、
前記入力が受ける電流が過電流である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする前記第1制御信号を前記スイッチング素子へ供給させる過電流検出装置と、
前記入力が受ける電圧を受け、受けた電圧が過電圧でないと判定した場合に、前記スイッチング素子をオン状態にする第2制御信号を前記スイッチング素子へ供給する制御ICと、
前記制御ICと前記スイッチング素子との間に設けられ、前記入力が受ける電圧が過電圧である場合、または、前記入力が受ける電流が過電流である場合に、オフ状態となることによって、前記第2制御信号を前記スイッチング素子へ供給させない第2スイッチと、 を備える電源システム。 - 入力と出力との間に設けられたスイッチング素子であって、オン状態の場合に前記入力と前記出力とを接続し、オフ状態の場合に前記入力と前記出力とを切断する前記スイッチング素子と、前記スイッチング素子とは異なる第1スイッチと、過電圧検出装置と、過電流検出装置と、制御ICと、前記制御ICが電圧を受けるタイミングを遅延させるキャパシタと、を備える電源システムによる制御方法であって、
前記過電圧検出装置は、前記入力が受ける電圧が過電圧である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする第1制御信号を前記スイッチング素子へ供給させ、
前記過電流検出装置は、前記入力が受ける電流が過電流である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする前記第1制御信号を前記スイッチング素子へ供給させ、
前記制御ICは、前記入力が受ける電圧を受け、受けた電圧が過電圧でないと判定した場合に、前記スイッチング素子をオン状態にする第2制御信号を前記スイッチング素子へ供給する、
電源システムによる制御方法。 - 入力と出力との間に設けられたスイッチング素子であって、オン状態の場合に前記入力と前記出力とを接続し、オフ状態の場合に前記入力と前記出力とを切断する前記スイッチング素子と、前記スイッチング素子とは異なる第1スイッチと、過電圧検出装置と、過電流検出装置と、制御ICと、前記制御ICと前記スイッチング素子との間に設けられた第2スイッチと、を備える電源システムによる制御方法であって、
前記過電圧検出装置は、前記入力が受ける電圧が過電圧である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする第1制御信号を前記スイッチング素子へ供給させ、
前記過電流検出装置は、前記入力が受ける電流が過電流である場合に、前記第1スイッチをオン状態にすることによって、前記第1スイッチを介して前記スイッチング素子をオフ状態にする前記第1制御信号を前記スイッチング素子へ供給させ、
前記制御ICは、前記入力が受ける電圧を受け、受けた電圧が過電圧でないと判定した場合に、前記スイッチング素子をオン状態にする第2制御信号を前記スイッチング素子へ供給し、
前記第2スイッチは、前記入力が受ける電圧が過電圧である場合、または、前記入力が受ける電流が過電流である場合に、オフ状態となることによって、前記第2制御信号を前記スイッチング素子へ供給させない、
電源システムによる制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019058653A JP6744035B1 (ja) | 2019-03-26 | 2019-03-26 | 電源システム、及び、電源システムによる制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019058653A JP6744035B1 (ja) | 2019-03-26 | 2019-03-26 | 電源システム、及び、電源システムによる制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6744035B1 true JP6744035B1 (ja) | 2020-08-19 |
JP2020162256A JP2020162256A (ja) | 2020-10-01 |
Family
ID=72047901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019058653A Active JP6744035B1 (ja) | 2019-03-26 | 2019-03-26 | 電源システム、及び、電源システムによる制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6744035B1 (ja) |
-
2019
- 2019-03-26 JP JP2019058653A patent/JP6744035B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020162256A (ja) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008306799A (ja) | 電源装置、電源装置の制御方法、プログラム、及び記憶媒体 | |
JP6629463B2 (ja) | 車両の少なくとも1つの負荷のためのヒューズシステム | |
JP2004294069A (ja) | 物理量センサ装置 | |
US20230188129A1 (en) | Aging protection techniques for power switches | |
US20210399691A1 (en) | Protection circuitry | |
US20180175611A1 (en) | Inrush current prevention circuit, inrush current prevention method, and computer readable medium | |
JP6907984B2 (ja) | 制御装置、制御方法及びコンピュータプログラム | |
JP5351899B2 (ja) | 電子機器を操作する方法、電子機器およびメモリ装置 | |
US20090219654A1 (en) | Two Level Current Limiting Power Supply System | |
JP6744035B1 (ja) | 電源システム、及び、電源システムによる制御方法 | |
WO2018096776A1 (ja) | 電源回路 | |
KR100851147B1 (ko) | 스마트 정션박스를 이용한 이중 전원시스템 및 그의 라인쇼트 감지방법 | |
JP2002233156A (ja) | 電力変換装置 | |
JP2005198439A (ja) | Ldo出力ショート保護システム | |
KR100918564B1 (ko) | 배터리 장치의 릴레이 상태 검출방법 | |
JP7103627B2 (ja) | 過電流保護回路、過電流保護システム、過電流保護回路による過電流保護方法及びプログラム | |
JP7098511B2 (ja) | 保護リレー装置 | |
KR101517388B1 (ko) | 부하의 동작 상태에 따라 전류 경로를 변경하는 퓨즈 회로 장치 | |
JP6285123B2 (ja) | 電源監視装置、電源装置、情報処理システム及び電源監視方法 | |
JP6788060B2 (ja) | 給電制御装置、開放検知方法及びコンピュータプログラム | |
JP6874974B2 (ja) | 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム | |
JP2021100321A (ja) | 電源装置、情報処理システム、電源装置による判定方法及びプログラム | |
US11362504B2 (en) | Over current sensing scheme for switch applications | |
JP7054024B2 (ja) | 過電流保護回路及び電気機器 | |
JP4156560B2 (ja) | インバータの出力電圧補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6744035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |