CN114661131A - 一种基于Psys的传输功率的装置、方法、设备、系统、介质 - Google Patents

Abstract

本申请公开了一种基于Psys的传输功率的装置、方法、设备、系统、介质，涉及电路技术领域。该装置包括PSU、E‑Fuse芯片、电流检测电路、VR芯片、CPU。电流检测电路至少包括第一运算放大器。E‑Fuse芯片与PSU连接，将PSU的输出电压信号转换为输出电流信号。通过第一运算放大器接收以预设倍数放大后的输出电流信号，VR芯片接收PSU的输出电压信号。此时通过E‑Fuse芯片和第一运算放大器得到输出电流信号，并得到输出功耗，将输出功耗传输至CPU。不需要根据不同配置搭配不同功率的PSU设置多个线路得到输出功率。由此使用E‑Fuse芯片和电流检测电路能简化线路并节约布局空间。

Description

一种基于Psys的传输功率的装置、方法、设备、系统、介质

技术领域

本申请涉及电路技术领域，特别是涉及一种基于Psys的传输功率的装置、方法、设备、系统、介质。

背景技术

随着中央处理器(Central Processing Unit，CPU)处理数据的速度不断增加，CPU的功率也不断提升。目前Intel公司最新的Eagle Stream平台，CPU的散热设计功耗(Thermal Design Power，TDP)达到了350W，超频下CPU的最大瞬时功率达到了1000W。对于目前的技术处理，一般使用2路服务器就能实现数据处理。对于2路的服务器来讲，其中的2颗CPU同时在超频下工作时，其最大瞬时功率可达到2000W。此时，服务器的电源供应器(Power Supply Unit，PSU)的80％以上的功率为CPU供电。此时，若按照CPU的TDP功率选择PSU，可能会出现CPU在超频时PSU发生过流保护，造成系统掉电宕机的现象；若按照CPU的瞬时的最大超频时的功率选择PSU，会造成大量的成本浪费，同时会受限于PSU的发展，造成PSU难以选择的问题。

为了解决以上问题，近年来Intel公司提出了基于Psys的设计方案，用于实现对PSU的保护，避免在CPU超频下PSU发生过流保护以造成系统掉电宕机。

现有的CPU获取电源管理总线(Power Management Bus，PMBUS)的输出功率利用了电流镜的原理。采用PSU的Ishare功能实现系统总输入电流的采集。Ishare功能主要用于多颗PSU并联输出时，用作均流使用，传输电流信号。将该电流信号转换为对应倍数的电压信号，然后传输至CPU的VR芯片，VR芯片同步采集PSU的输出电压，进而使用P＝U*I公式得出系统功率，通过SVID总线将系统功率传输给CPU。但由于不同功率下Ishare信号同实际PSU输出电流的换算倍数不同，因此会对应Ishare功能不同的线路，而实际载使用服务器时，会根据不同的配置搭配选择不同的线路进行使用。这就要求服务器中要设置很多线路，线路设计复杂且占用了大量的布局空间。

鉴于上述存在的问题，寻求一种线路简单且不占用大量的布局空间的传输功率的装置是本领域技术人员竭力解决的问题。

发明内容

本申请的目的是提供一种基于Psys的传输功率的装置、方法、设备、系统、介质，用于简化线路同时节约布局空间。

为解决上述技术问题，本申请提供一种基于Psys的传输功率的装置，包括：PSU、E-Fuse芯片、电流检测电路、VR芯片、CPU；

其中，电流检测电路中至少包括第一运算放大器，用于将输出电流信号以预设倍数放大；

E-Fuse芯片的输入端与PSU连接，用于将PSU的输出电压信号转换为输出电流信号；

第一运算放大器的同相输入端作为电流检测电路的输入端与E-Fuse芯片的输出端连接，第一运算放大器的反相输入端也作为电流检测电路的输入端接地；

VR芯片的输入端与第一运算放大器的输出端连接，第一运算放大器的输出端作为电流检测电路的输出端，用于接收以预设倍数放大后的输出电流信号；

VR芯片的输入端与PSU连接，用于接收PSU的输出电压信号；

VR芯片的输出端与CPU连接，用于将预设倍数放大后的输出电流信号和输出电压信号换算为输出功耗，并传输至CPU。

优选地，E-Fuse芯片包括：第二运算放大器、第三运算放大器、第一电阻、第二电阻；

第二运算放大器的同相输入端和第二运算放大器的反相输入端均作为E-Fuse芯片的输入端，第二运算放大器的输出端与第三运算放大器的同相输入端连接，第三运算放大器的反相输入端与由第一电阻的第一端和第二电阻的第一端构成的公共端连接，第二电阻的第二端接地，第三运算放大器的输出端与第一电阻的第二端连接，由第三运算放大器的输出端和第一电阻的第二端构成的公共端作为E-Fuse芯片的输出端。

优选地，还包括：第三电阻；

第三电阻的第一端与PSU连接，第三电阻的第一端与第二运算放大器的反相输入端连接，第三电阻的第二端与第二运算放大器的同相输入端连接，用于为后端负载供电，其中，第三电阻为精密电阻。

优选地，还包括：第四电阻；

第四电阻的第一端与E-Fuse芯片的输出端连接，第四电阻的第二端与电流检测电路的输入端连接。

优选地，电流检测电路还包括：第五电阻、第六电阻；

由第五电阻的第一端和第六电阻的第一端构成的公共端与第一运算放大器的反相输入端连接，第五电阻的第二端接地，第六电阻的第二端与第一运算放大器的输出端连接。

优选地，电流检测电路还包括：第七电阻、第八电阻；

第七电阻的第一端作为电流检测电路的输入端与第一运算放大器的同相输入端连接，第七电阻的第二端接地，第八电阻的第一端与第一运算放大器的输出端连接，第八电阻的第二端作为电流检测电路的输出端与VR芯片的输入端连接。

优选地，还包括：第九电阻；

第九电阻的第一端与VR芯片的输入端连接，第九电阻的第二端接地。

优选地，还包括：第一电容；

第一电容的第一端与VR芯片的输入端连接，第一电容的第二端接地。

优选地，E-Fuse芯片的类型为多种。

优选地，当E-Fuse芯片的类型为多种时，同一种类的多个E-Fuse芯片之间以并联方式连接，且每一种E-Fuse芯片的输出端均与不同的电流检测电路的输入端连接。

为解决上述技术问题，本申请还提供了一种基于Psys的传输功率的方法，应用于上述提及的基于Psys的传输功率的装置，该方法包括：

获取E-Fuse芯片输出的输出电流信号，输出电流信号通过PSU的输出电压信号转换得到；

通过第一运算放大器叠加输出电流信号并以预设倍数放大输出电流信号；

将以预设倍数放大后的输出电流信号传输至VR芯片；

通过VR芯片获取输出电压信号，并利用输出电流信号和输出电压信号得到输出功耗；

将输出功耗传输至CPU。

为解决上述技术问题，本申请还提供了一种基于Psys的传输功率的设备，应用于上述提及的基于Psys的传输功率的装置，包括：

第一获取模块，用于获取E-Fuse芯片输出的输出电流信号，输出电流信号通过PSU的输出电压信号转换得到；

叠加模块，用于通过第一运算放大器叠加输出电流信号并以预设倍数放大输出电流信号；

放大模块，用于将以预设倍数放大后的输出电流信号传输至VR芯片；

第二获取模块，用于通过VR芯片获取输出电压信号，并利用输出电流信号和输出电压信号得到输出功耗；

输出模块，用于将输出功耗传输至CPU。

为解决上述技术问题，本申请还提供了一种基于Psys的传输功率的系统，包括：

存储器，用于存储计算机程序；

处理器，用于指向计算机程序，实现基于Psys的传输功率的方法的步骤。

为解决上述技术问题，本申请还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，实现上述全部基于Psys的传输功率的方法的步骤。

本申请所提供的一种基于Psys的传输功率的装置，包括：PSU、E-Fuse芯片、电流检测电路、VR芯片、CPU。其中，电流检测电路中至少包括第一运算放大器，用于将输出电流信号以预设倍数放大。通过E-Fuse芯片的输入端与PSU连接，将PSU的输出电压信号转换为输出电流信号。同时通过电流检测电路中的第一运算放大器接收按照预设倍数放大后的输出电流信号，且VR芯片同时接收PSU的输出电压信号。此时无论PSU的功率是多少，都能通过E-Fuse芯片和第一运算放大器得到放大后的输出电流信号，不需要根据不同配置搭配的不同功率的PSU设置多个线路计算输出功率，而是通过放大后的输出电流信号和PSU的输出电压信号得到输出功耗，并将输出功耗传输至CPU。由此可见，使用E-Fuse芯片和电流检测电路就能实现简化线路的目的，同时节约了布局空间。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种基于Psys的传输功率的装置结构图；

图2为本申请实施例所提供的一种E-Fuse芯片的电路图；

图3为本申请实施例所提供的一种基于Psys的传输功率的装置电路图；

图4为本申请实施例所提供的另一种基于Psys的传输功率的装置电路图；

图5为本申请实施例所提供的一种基于Psys的传输功率的方法流程图；

图6为本申请实施例所提供的一种基于Psys的传输功率的设备结构图；

图7为本申请实施例所提供的一种基于Psys的传输功率的系统结构图。

其中，10为PSU，11为E-Fuse芯片，12为电流检测电路，13为VR芯片，14为CPU。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种基于Psys的传输功率的装置、方法、设备、系统、介质，其能够简化线路同时节约布局空间。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

图1为本申请实施例所提供的一种基于Psys的传输功率的装置结构图。如图1所示，该基于Psys的传输功率的装置，包括：PSU10、E-Fuse芯片11、电流检测电路12、VR芯片13、CPU14。其中，电流检测电路12中至少包括第一运算放大器U1，用于将输出电流信号以预设倍数放大；E-Fuse芯片11的输入端与PSU10连接，用于将PSU10的输出电压信号转换为输出电流信号；第一运算放大器U1的同相输入端作为电流检测电路12的输入端与E-Fuse芯片11的输出端连接，第一运算放大器U1的反相输入端也作为电流检测电路12的输入端接地；VR芯片13的输入端与第一运算放大器U1的输出端连接，第一运算放大器U1的输出端作为电流检测电路12的输出端，用于接收以预设倍数放大后的输出电流信号；VR芯片13的输入端与PSU10连接，用于接收PSU10的输出电压信号；VR芯片13的输出端与CPU14连接，用于将预设倍数放大后的输出电流信号和输出电压信号换算为输出功耗，并传输至CPU14。

通过E-Fuse芯片11的输入端与PSU10连接，将PSU10的输出电压信号转换为输出电流信号。同时通过电流检测电路12中的第一运算放大器U1接收按照预设倍数放大后的输出电流信号，且VR芯片13同时接收PSU10的输出电压信号。此时无论PSU10的功率是多少，都能通过E-Fuse芯片11和第一运算放大器U1得到放大后的输出电流信号，不需要根据不同配置搭配的不同功率的PSU10设置多个线路计算输出功率，而是通过放大后的输出电流信号和PSU10的输出电压信号得到输出功耗，并将输出功耗传输至CPU14。由此可见，使用E-Fuse芯片11和电流检测电路12就能实现简化线路的目的，同时节约了布局空间。

图2为本申请实施例所提供的一种E-Fuse芯片的电路图。在上述实施例的基础上，作为一种更优的实施例，如图2所示，E-Fuse芯片11包括：第二运算放大器U2、第三运算放大器U3、第一电阻R1、第二电阻R2。

第二运算放大器U2的同相输入端和第二运算放大器U2的反相输入端均作为E-Fuse芯片11的输入端，第二运算放大器U2的输出端与第三运算放大器U3的同相输入端连接，第三运算放大器U3的反相输入端与由第一电阻R1的第一端和第二电阻R2的第一端构成的公共端连接，第二电阻R2的第二端接地，第三运算放大器U3的输出端与第一电阻R1的第二端连接，由第三运算放大器U3的输出端和第一电阻R1的第二端构成的公共端作为E-Fuse芯片11的输出端。

通过第二运算放大器U2采集PSU10两端的电压，将第二运算放大器U2输出的电压值传输至第三放大器中，进行电压至电流的成倍数关系的转换，从第三运算放大器U3的输出端得到输出电流信号。此时，通过E-Fuse芯片11将PSU10的输出电压信号转换为输出电流信号，实现了电压到电流之间的转换，且得到的输出电流信号与PSU10的输出电压信号之间有一定倍数关系。

在上述实施例的基础上，作为一种更优的实施例，还包括：第三电阻R3。

第三电阻R3的第一端与PSU10连接，第三电阻R3的第一端与第二运算放大器U2的反相输入端连接，第三电阻R3的第二端与第二运算放大器U2的同相输入端连接，用于为后端负载供电，其中，第三电阻R3为精密电阻。

在本实施例中，将第三电阻R3设置为精密电阻，是为了使得得到的PSU10的输出电压信号更为准确，以便于后续从E-Fuse芯片11的输出端得到的输出电流信号也更为精准。精密电阻放置在电源路径上，用于检测电源路径上的输出电流信号，E-Fuse芯片11采集精密电阻两端的电压，通过减法器处理后得到精密电阻两端的输出电压信号，并通过第三运算放大器U3将暑促胡电压信号放大后输出到E-Fuse芯片11的输出端。在此处所提及的减法器为第二运算放大器U2。

这样，在E-Fuse芯片11的输出端可以获得和流过精密电阻的输出电流信号存在一定比例关系的输出电压信号。比如，精密电阻阻值R，流经精密电阻的电流为I，E-Fuse芯片11中的第三运算放大器U3的放大倍数为n，则E-Fuse芯片11的输出端此时的电压可以通过公式V＝n*I*R计算。

对于服务器系统功率较小的场景，装置中只需要设置一个E-Fuse芯片11即能满足装置的工作。图3为本申请实施例所提供的一种基于Psys的传输功率的装置电路图。在上述实施例的基础上，作为一种更优的实施例，如图3所示，还包括：第四电阻R4。

第四电阻R4的第一端与E-Fuse芯片11的输出端连接，第四电阻R4的第二端与电流检测电路12的输入端连接。在本实施例中，第四电阻R4起到分压作用。对于第四电阻R4的类型、阻值大小以及其工作环境不作限定，可根据具体实施场景确定其实施方式。为了防止PSU10的输出电压信号过大使得后续电路无法承受，致使电路被损坏，不能工作。

在上述实施例的基础上，作为一种更优的实施例，电流检测电路12还包括：第五电阻R5、第六电阻R6。

由第五电阻R5的第一端和第六电阻R6的第一端构成的公共端与第一运算放大器U1的反相输入端连接，第五电阻R5的第二端接地，第六电阻R6的第二端与第一运算放大器U1的输出端连接。

在本实施例中，第五电阻R5和第六电阻R6起到调节放大倍数的作用。对于第五电阻R5和第六电阻R6的类型、阻值大小以及其工作环境不作限定，可根据具体实施场景确定其实施方式。

在上述实施例的基础上，作为一种更优的实施例，电流检测电路12还包括：第七电阻R7、第八电阻R8。

第七电阻R7的第一端作为电流检测电路12的输入端与第一运算放大器U1的同相输入端连接，第七电阻R7的第二端接地，第八电阻R8的第一端与第一运算放大器U1的输出端连接，第八电阻R8的第二端作为电流检测电路12的输出端与VR芯片13的输入端连接。

在本实施例中，第七电阻R7和第八电阻R8起到分压的作用。对于第七电阻R7和第八电阻R8的类型、阻值大小以及其工作环境不作限定，可根据具体实施场景确定其实施方式。

在上述实施例的基础上，作为一种更优的实施例，还包括：第九电阻R9；

第九电阻R9的第一端与VR芯片13的输入端连接，第九电阻R9的第二端接地。

在本实施例中，第九电阻R9起到分压的作用。对于第九电阻R9的类型、阻值大小以及其工作环境不作限定，可根据具体实施场景确定其实施方式。

在上述实施例的基础上，作为一种更优的实施例，还包括：第一电容C1；

第一电容C1的第一端与VR芯片13的输入端连接，第一电容C1的第二端接地。在本实施例中，第一电容C1起到滤波的作用。对于第一电容C1的类型、电容值大小以及其工作环境不作限定，可根据具体实施场景确定其实施方式。

需要说明的是，对于上述提及的第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一电容C1全部应用到一个实施例中时的情况如下：

当PSU10的输出电压信号P12V_PSU只通过一个E-Fuse芯片11并将该输出电压信号转换为12V时，E-Fuse芯片11的输出端通过第四电阻R4接到第一运算放大器U1的同相输入端，并通过第七电阻R7接地。此时，第四电阻R4和第七电阻R7为分压电阻，将E-Fuse芯片11的输出端的输出电压信号进行分压，且此时E-Fuse芯片11的输出端电压Ue为：Ue＝U*R7/(R4+R7)，其中U为12V。第四电阻R4和第七电阻R7的分压是为了避免因E-Fuse芯片11的输出端的输出电压过高对第一运算放大器U1的同相输入端产生损坏，致使第一运算放大器U1不能正常工作。

第一运算放大器U1的反相输入端的第五电阻R5和第六电阻R6实现运放倍数的调控，使得第一运算放大器U1的输出端的输出电压U1同E-Fuse芯片11的输出端的电压Ue建立关系，该关系为：U1＝U*R7*(R5+R6)/R5/(R4+R7)。第八电阻R8和第九电阻R9为分压电阻，同样的，其是为了保证VR芯片13的正常工作不被损坏。第一电容C1为滤波电容，为了防止因信号走线过长带来其他的干扰，同时也能屏蔽走线上的高频波动。最终流入VR芯片13的电压Ur同E-Fuse芯片11的输出端电压Ue的关系为：Ur＝U*R7*(R5+R6)/R5/(R4+R7)*R9/(R8+R9)。VR芯片13在获得此电压信号后，通过以上运算关系，将输出电压信号再次转换为输出电流信号。

同时，VR芯片13会收集PSU10的输出电压信号P12V_PSU的输出电压信号，通过P＝U*I，将收集到的输出电压信号和输出电流信号进行计算并将得到的计算结果作为系统的输出功率，最后VR芯片13通过SVID总线将此输出功率传送给CPU14。以此最终实现CPU14对系统功率的获取。

图4为本申请实施例所提供的另一种基于Psys的传输功率的装置电路图。在上述实施例的基础上，作为一种更优的实施例，如图4所示，对于服务器系统功率较大的场景，系统中需要设置多种类型的E-Fuse芯片11。当E-Fuse芯片11的类型为多种时，同一种类的多个E-Fuse芯片11之间以并联方式连接，且每一种E-Fuse芯片11的输出端均与不同的电流检测电路12的输入端连接。

基于Psys的传输功率的装置中大多数情况下会采用多个同一种类的E-Fuse芯片并联，以此减小每个E-Fuse芯片上的电流，提升装置的可靠性。

对于两个E-Fuse芯片并联使用的实施例如下描述：

当同一类型的E-Fuse芯片并联使用时，PSU输出的输出电压信号P12V_PSU，如图5所示，经过两个E-Fuse芯片后转换为第一输出电压信号和第二输出电压信号，与基于Psys功能实现方式与装置中含有一个E-Fuse芯片的实现方式一致，主要的区别在于需将两个E-Fuse芯片的输出端相连接。其中，第二个电流检测电路由第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第四运算放大器U4组成。其中，第十四电阻R14的第一端作为第二个电流检测电路的输入端，第十四电阻R14的第二端接地，第十四电阻R14的第一端与第四运算放大器U4的同向输入端连接，第十二电阻R12的第一端与第四运算放大器U4的反向输入端连接，第十二电阻R12的第二端接地，第十三50电阻R13的第一端与第四运算放大器U4的反向输入端连接，第十三电阻R13的第二端与第四运算放大器U4的输出端连接，第四运算放大器U4的输出端与第十五电阻R15的第一端连接，第十五电阻R15的第二端作为第二个电流检测电路的输出端，

如图5所示，第一个E-Fuse芯片的输出端外接第四电阻R4，第一个E-Fuse芯片的输出端外接第十电阻R10，第四电阻R4的第二端和第十电阻R10的第二端相连后接入第一运算放大器U1的同向输入端。第三个E-Fuse芯片的输出端外接第十一电阻R11当第一个E-Fuse芯片的输出端的输出电压为Ua，第二个E-Fuse芯片的输出端的输出电压为Ub时，此时第一运算放大器U1的同向输入端的电压U1a同Ua和Ub的关系为：U1a/R7＝(Ua-U1a)/R4+(Ub-U1a)/R10。U1a通过第一运算放大器U1放大隔离后再经由第九电阻R9和第十五电阻R15分压，最终传送至VR芯片13中。

对于多个相同类型的E-Fuse芯片并联的使用同两颗并联的应用相同，可将所有并联的E-Fuse芯片的输出端通过外接串联电阻后互相连接后接入第一运算放大器U1的同向输入端。

对于不同种类的E-Fuse芯片并联的场景，因为不同E-Fuse芯片的输出端的放大倍数不同，无法继续采用并联方式进行连接，可以通过增加运算放大的级数实现基于Psys的传输功率：

图5中的第一个E-Fuse芯片和第二个E-Fuse芯片为相同类型的E-Fuse芯片，但第三个E-Fuse芯片为与第一个E-Fuse芯片和第二个E-Fuse芯片不同类型的E-Fuse芯片，且第一个E-Fuse芯片和第二个E-Fuse芯片的输出端的放大倍数同第三个E-Fuse芯片不同，为了通过基于Psys的传输功率的装置传输功率，本申请将第一个E-Fuse芯片和第二个E-Fuse芯片的输出端的输出电压经过第一级运放放大处理后的输出电压信号再同第三个E-Fuse芯片的输出端的输出电压信号经过第二级运放放大后，再接入VR芯片13，以此实现不同放大倍数的区分。

若装置中采用了多种不同类型的E-Fuse芯片，可采用上述提及的方式，每增加一种E-Fuse芯片类型，则增加一级运放放大，最终实现所有类型E-Fuse芯片通过的输出电流信号的采集，以实现通过基于Psys的传输功率的装置传输功率。

为解决上述技术问题，本申请还提供了一种基于Psys的传输功率的方法。图5为本申请实施例所提供的一种基于Psys的传输功率的方法流程图。如图5所示，该方法应用于上述提及的基于Psys的传输功率的装置，该方法包括：

S50：获取E-Fuse芯片输出的输出电流信号。

输出电流信号通过PSU的输出电压信号转换得到。

S51：通过第一运算放大器叠加输出电流信号并以预设倍数放大输出电流信号。

S52：将以预设倍数放大后的输出电流信号传输至VR芯片。

S53：通过VR芯片获取输出电压信号，并利用输出电流信号和输出电压信号得到输出功耗。

S54：将输出功耗传输至CPU。

在本实施例中，全部中间输出的信号均可以是数字信号。该数字信号可以为高低电平信号，也可以为4位、8位、16位等的数字信号，形如“00111101”的数字信号。可以理解的是，上述提及的数字信号仅为众多实施例中的一种，并不对数字信号作出任何限定。

在上述实施例中，对于基于Psys的传输功率的方法进行了详细描述，本申请还提供基于Psys的传输功率的设备对应的实施例。

图6为本申请实施例所提供的一种基于Psys的传输功率的设备结构图。如图6所示，本申请还提供了一种基于Psys的传输功率的设备，应用于上述提及的基于Psys的传输功率的装置，该设备包括：

第一获取模块60，用于获取E-Fuse芯片输出的输出电流信号，所述输出电流信号通过PSU的输出电压信号转换得到；

叠加模块61，用于通过第一运算放大器叠加所述输出电流信号并以预设倍数放大所述输出电流信号；

放大模块62，用于将以预设倍数放大后的所述输出电流信号传输至VR芯片；

第二获取模块63，用于通过所述VR芯片获取所述输出电压信号，并利用所述输出电流信号和所述输出电压信号得到输出功耗；

输出模块64，用于将所述输出功耗传输至CPU。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图7为本申请实施例所提供的一种基于Psys的传输功率的系统结构图，如图7所示，一种基于Psys的传输功率的系统包括：

存储器70，用于存储计算机程序；

处理器71，用于执行所述计算机程序时实现上述提及的基于Psys的传输功率的方法的步骤。

本实施例提供的基于Psys的传输功率的系统可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。

其中，处理器71可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器71可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器71也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器71可以集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器71还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器70可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器70还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器70至少用于存储以下计算机程序，其中，该计算机程序被处理器71加载并执行之后，能够实现前述任意一个实施例公开的基于Psys的传输功率的方法的相关步骤。另外，存储器70所存储的资源还可以包括操作系统和数据等，存储方式可以是短暂存储或者永久存储。其中，操作系统可以包括Windows、Unix、Linux等。

在一些实施例中，基于Psys的传输功率的系统还可包括有显示屏、输入输出接口、通信接口、电源以及通信总线。

本领域技术人员可以理解，图7中示出的结构并不构成对基于Psys的传输功率的系统的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的基于Psys的传输功率的系统，包括存储器70和处理器71，处理器71在执行存储器70存储的程序时，能够实现基于Psys的传输功率的方法。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本申请所提供的一种基于Psys的传输功率的装置、方法、设备、系统、介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (14)

1.一种基于Psys的传输功率的装置，其特征在于，包括：PSU(10)、E-Fuse芯片(11)、电流检测电路(12)、VR芯片(13)、CPU(14)；

其中，所述电流检测电路(12)中至少包括第一运算放大器，用于将所述输出电流信号以预设倍数放大；

所述E-Fuse芯片(11)的输入端与所述PSU(10)连接，用于将所述PSU(10)的输出电压信号转换为输出电流信号；

所述第一运算放大器的同相输入端作为所述电流检测电路(12)的输入端与所述E-Fuse芯片(11)的输出端连接，所述第一运算放大器的反相输入端也作为所述电流检测电路(12)的输入端接地；

所述VR芯片(13)的输入端与所述第一运算放大器的输出端连接，所述第一运算放大器的输出端作为所述电流检测电路(12)的输出端，用于接收以所述预设倍数放大后的所述输出电流信号；

所述VR芯片(13)的输入端与所述PSU(10)连接，用于接收所述PSU(10)的所述输出电压信号；

所述VR芯片(13)的输出端与所述CPU(14)连接，用于将所述预设倍数放大后的所述输出电流信号和所述输出电压信号换算为输出功耗，并传输至所述CPU(14)。

2.根据权利要求1所述的基于Psys的传输功率的装置，其特征在于，所述E-Fuse芯片(11)包括：第二运算放大器、第三运算放大器、第一电阻、第二电阻；

所述第二运算放大器的同相输入端和所述第二运算放大器的反相输入端均作为所述E-Fuse芯片(11)的输入端，所述第二运算放大器的输出端与所述第三运算放大器的同相输入端连接，所述第三运算放大器的反相输入端与由所述第一电阻的第一端和所述第二电阻的第一端构成的公共端连接，所述第二电阻的第二端接地，所述第三运算放大器的输出端与所述第一电阻的第二端连接，由所述第三运算放大器的输出端和所述第一电阻的第二端构成的公共端作为所述E-Fuse芯片(11)的输出端。

3.根据权利要求2所述的基于Psys的传输功率的装置，其特征在于，还包括：第三电阻；

所述第三电阻的第一端与所述PSU(10)连接，所述第三电阻的第一端与所述第二运算放大器的反相输入端连接，所述第三电阻的第二端与所述第二运算放大器的同相输入端连接，用于为后端负载供电，其中，所述第三电阻为精密电阻。

4.根据权利要求3所述的基于Psys的传输功率的装置，其特征在于，还包括：第四电阻；

所述第四电阻的第一端与所述E-Fuse芯片(11)的输出端连接，所述第四电阻的第二端与所述电流检测电路(12)的输入端连接。

5.根据权利要求1所述的基于Psys的传输功率的装置，其特征在于，所述电流检测电路(12)还包括：第五电阻、第六电阻；

由所述第五电阻的第一端和所述第六电阻的第一端构成的公共端与所述第一运算放大器的反相输入端连接，所述第五电阻的第二端接地，所述第六电阻的第二端与所述第一运算放大器的输出端连接。

6.根据权利要求5所述的基于Psys的传输功率的装置，其特征在于，所述电流检测电路(12)还包括：第七电阻、第八电阻；

所述第七电阻的第一端作为所述电流检测电路(12)的输入端与所述第一运算放大器的同相输入端连接，所述第七电阻的第二端接地，所述第八电阻的第一端与所述第一运算放大器的输出端连接，所述第八电阻的第二端作为所述电流检测电路(12)的输出端与所述VR芯片(13)的输入端连接。

7.根据权利要求6所述的基于Psys的传输功率的装置，其特征在于，还包括：第九电阻；

所述第九电阻的第一端与所述VR芯片(13)的输入端连接，所述第九电阻的第二端接地。

8.根据权利要求7所述的基于Psys的传输功率的装置，其特征在于，还包括：第一电容；

所述第一电容的第一端与所述VR芯片(13)的输入端连接，所述第一电容的第二端接地。

9.根据权利要求1所述的基于Psys的传输功率的装置，其特征在于，所述E-Fuse芯片(11)的类型为多种。

10.根据权利要求9所述的基于Psys的传输功率的装置，其特征在于，当所述E-Fuse芯片(11)的类型为多种时，同一种类的多个所述E-Fuse芯片(11)之间以并联方式连接，且每一种所述E-Fuse芯片(11)的输出端均与不同的所述电流检测电路的输入端连接。

11.一种基于Psys的传输功率的方法，其特征在于，应用于权利要求1至10所述的基于Psys的传输功率的装置，该方法包括：

获取E-Fuse芯片输出的输出电流信号，所述输出电流信号通过PSU的输出电压信号转换得到；

通过第一运算放大器叠加所述输出电流信号并以预设倍数放大所述输出电流信号；

将以预设倍数放大后的所述输出电流信号传输至VR芯片；

通过所述VR芯片获取所述输出电压信号，并利用所述输出电流信号和所述输出电压信号得到输出功耗；

将所述输出功耗传输至CPU。

12.一种基于Psys的传输功率的设备，其特征在于，应用于权利要求1至10所述的基于Psys的传输功率的装置，包括：

第一获取模块，用于获取E-Fuse芯片输出的输出电流信号，所述输出电流信号通过PSU的输出电压信号转换得到；

叠加模块，用于通过第一运算放大器叠加所述输出电流信号并以预设倍数放大所述输出电流信号；

放大模块，用于将以预设倍数放大后的所述输出电流信号传输至VR芯片；

第二获取模块，用于通过所述VR芯片获取所述输出电压信号，并利用所述输出电流信号和所述输出电压信号得到输出功耗；

输出模块，用于将所述输出功耗传输至CPU。

13.一种基于Psys的传输功率的系统，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求11所述的基于Psys的传输功率的方法的步骤。

14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求11所述的基于Psys的传输功率的方法的步骤。

Images