JPH0362695A - 映像信号の走査変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、映像信号にディジタル的に信号処理を施し
たのち走査変換を行なって高画質化を図るテレビジョン
装置、例えばＩＤＴＶ、ＥＤＴＶ装置に適用して好適な
走査変換装置に関する。

［従来の技術］ 第４図は、インターレース方式のカラー映像信号にディ
ジタル処理を施して得られる輝度信号および色信号に走
査変換を行なって、ノンインターレース方式の映像信号
を得るようにした信号処理装置を示している。

同図において、入力端子１には、例えばＮＴＳＣ方式の
カラー映像信号ＳＶが供給され、このカラー映像信号Ｓ
ＶはＡ／Ｄ変換器２でディジタル信号に変換されたのち
信号処理部３に供給される。

信号処理部３では輝度信号と搬送色信号の分離、色ｆ！
調等の処理が行なわれ、この信号処理部３ｂ）らは、輝
度信号Ｙ、赤色差信号Ｒ−Ｙおよび青色差信号Ｂ−Ｙが
出力される。

信号処理部３より出力される信号Ｙ、Ｒ−Ｙ。

Ｂ−Ｙは、それぞれ走査変換回路４Ｙ、　　４．Ｒ，４
Ｂに供給される。これら走査変換回路４Ｙ、　　４Ｒ。

４Ｂはラインメモリを有して構成される。また、これら
走査変換回路４Ｙ、４Ｒ，４Ｂには、タイミング発生部
５よりＮＴＳＣ方式の１水平期間（ＩＨ）の周期を有す
る書き込みリセット信号Ｒｗと、１／２水平朋間（１／
２Ｈ）の周期を有する読み出しリセット信号Ｒ「が供給
される。そして、（言号Ｙ、Ｒ−Ｙ、Ｂ−Ｙはそれぞれ
ラインメモリに書き込まれると共に、それぞれのライン
メモリよりＨ／２の期間をもって２回連続して読み出さ
れる。したがって、走査変換回路４Ｙ、　　４Ｒ，４Ｂ
からは、走査線数が２倍とされたノンインターレース方
式の輝度信号Ｙ′、赤色差信号Ｒ’　−Ｙ’青色差信号
Ｂ’−Ｙ’が出力される。

例えば、信号Ｙ、Ｒ−Ｙ、Ｂ−Ｙが、第５図Ａ。

Ｂに示すようであるとき、信号Ｙ’、Ｒ’　−Ｙ’Ｂ’
−Ｙ’は、同図Ｅ、　　Ｆに示すようになる。なお、同
図Ｃ，Ｄはリセット信号Ｒｗ、Ｒｒを示している。

この場合、走査変換回″＃ｉ４Ｙ、４Ｒ，４Ｂには、共
通の書き込みリセット信号Ｒｗおよび読み出しリセット
信号Ｒｒが供給されるので、走査変換前の輝度信号Ｙと
色差信号Ｒ−Ｙ、　　Ｂ　−Ｙの位相間係は、走査変換
後においても保持される。

走査変換回路４Ｙ、４Ｒ，４Ｂより出力される信号Ｙ’
、Ｒ’−Ｙ’　　Ｂ’−Ｙ’は、それぞれＤ／Ａ変換器
６Ｙ、６Ｒ，６Ｂでアナログ信号に変換されたのち、ロ
ーパスフィルタ７Ｙ、７Ｒ。

７Ｂを介してマトリックス回路８に供給される。

そして、このマトリックス回路８よりノンインターレー
ス方式の赤、緑、青の原色信号Ｒ，Ｇ、　　Ｂが出力さ
れ、この原色信号Ｒ，Ｇ、　　Ｂはカラー受像管（図示
せず）に供給され、その画面上にノンインターレース方
式のカラー画像が表示される。

［発明が解決しようとする課題］ ところで、第４図例においては、信号Ｙ’、Ｒ’−Ｙ’
　、Ｂ’−Ｙ’がマトリックス回路８でマトリックス処
理されて信号Ｒ，Ｇ、　　Ｂとされたのちカラー受像管
に供給されてカラー画像が表示されるものであり、輝度
信号Ｙ′と色差信号Ｒ’　−Ｙ’Ｂ’−Ｙ’との位相は
一致している必要がある。

しかし、第４図例によれば、信号処理部における輝度信
号と色信号の処理内容の相違や、ローパスフィルタ７Ｙ
とローパスフィルタ７Ｒ，７Ｂの遅延時間の相違等、輝
度信号Ｙ′と色差信号Ｒ′−Ｙ’、Ｂ’−Ｙ’の間に位
相差を生じる要因がある。

例えば、第４図例の走査変換回路４Ｙの後段で輪郭補正
処理を行なうとすれば、輝度信号Ｙ′だけにその処理に
よる遅延が生じる。

一般に、上述した要因等で生じる位相差は、ディジタル
遅延回路あるいはアナログ遅延回路を輝度信号系か色差
信号系に挿入することで吸収される。

しかし、このように遅延回路を挿入するものによれば、
ハードウェアの増加を招くことになって不都合である。

また、アナログ遅延回路によって、大きな位相差を吸収
する場合には、その特性等が加味されより複雑となる。

そこで、この発明では、ハードウェアの増加を招くこと
なく、輝度信号および色信号の位相差を良好に調整でき
るようにしたものである。

［課題を解決するための手段］ この発明は、輝度信号の走査変換を行なう第１の走査変
換用メモリと、色信号の走査変換を行なう第２の走査変
換用メモリと、１系統の書き込み制御信号および２系統
の読み出し制御信号あるいは２系統の書き込み制御信号
および１系統の読み出し制御信号を発生する制御信号発
生手段とを備えるものである。

そして、２系統の制御信号のうち少なくとも一方の位相
は可変できるようにされる。

また、１系統の制御信号によって第１および第２の走査
変換用メモリの書き込みあるいは読み出しタイミングが
制御され、２系統の制御信号の一方によって第１の走査
変換用メモリの読み出しあるいは書き込みタイミングが
制御され、２系統の制御信号の他方によって第２の走査
変換用メモリの読み出しあるいは書き込みタイミングが
制御されるものである。

［作　用コ 上述構成においては、例えば、ｌ系統の書き込み制御信
号によって第１および第２の走査変換用メモリの書き込
みタイミングが制御される。また、２系統の読み出し制
御＃信号の一方によって第１の走査変換用メモリの読み
出しタイミングが制御されると共に、他方によって第２
の走査変換用メモリの読み出しタイミングが制御される
。

したがって、２系統の読み出し制御信号のうち少なくと
も一方の位相を可変することにより、第１および第２の
走査変換用メモリの読み出しタイミングに所定の位相差
を持たせることができ、輝度信号と色信号の位相差を調
整できるようになる。

［実　施　例］ 以下、第１図を参照しながら、この発明の一実ｂｔ例に
ついて説明する。この第１図において、第４図と対応す
る部分には同一符号を付し、その経線説明は省略する。

本例においては、タイミング発生部５より１系統の書き
込みリセット信号Ｒｗが出力されると共に、２系統の読
み出しリセット信号Ｒｒｌ、Ｒｒ２が出力される。

第２図はタイミング発生部５の構成を示すものである。

同図において、５１はＮ周期カウンタであり、このＮ周
期カウンタ５１には水平同期信号ＨＤがリセット信号（
ロード信号）として供給されると共に、書き込みクロッ
クＣＬＫｗが供給される。

例えば、Ｎは９１０とされ、クロックＣＬ　Ｋ　ｗの周
波数は４　ｆ　ｓｃ　（ｆ　ｓｃはＮＴＳＣ方式の色副
搬送波周波数）とされる。そして、このＮ周期カウンタ
δｌからは、９１０クロック周期、つまり１水平周ＸＪ
Ｉ（ＩＨ）の信号が出力され、この信号は書き込みリセ
ット信号Ｒνとされる（第３図Ｃに図示）。

また、Ｎ周期カウンタ５１の出力信号はＮ周期カウンタ
５２にリセット１言号（ロート信号）として供給される
と共に、このＮ周期カウンタ５２には読み出しクロック
ＣＬ　Ｋ　ｒが供給される。例えば、Ｎは９１０とされ
、クロックＣＬＫｒの周波数は８ｆｓｃとされる。そし
て、このＮ周期カウンタ５２からは、９１０クロック周
期、つまり１／２水平周期（Ｈ／　２　）の信号が出力
される（同図りに図示）。

Ｎ周期カウンタ５２の出力信号はカウンタ５３にロード
信号として供給される。このカウンタ５３には、読み出
しクロックＣＬＫｒが供給されると共に、ロードデータ
ｘＩ　が供給される。そして、このカウンタ５３からは
、例えばＮ周期カウンタ５２の出力信号から時間ｔｌ　
　（データｘ１に対応）後に信号が出力される。この信
号はパルス＠設定回路５４で、例えば１〜２クロック分
のパルス幅とされたのち、読み出しリセット信号Ｒｒｌ
として出力される（同図Ｅに図示）。

また、Ｎ周期カウンタ５２の出力信号はカウンタ５５に
ロード信号として供給される。このカウンタ５５には、
読み出しクロックＣＬＫｒが供給されると共に、ロード
データｘ２が供給される。

そして、このカウンタ５５からは、Ｎ周期カウンタ５２
の出力信号から時間ｔ２　　（データｘ２に対応）後に
信号が出力される。この信号はパルス幅設定回路５６で
、例えば１〜２クロック分のパルス幅とされたのち、読
み出しリセット信号Ｒｒ２として出力される（同図Ｆに
図示）。

この場合、読み出しリセット信号ＲｒｌとＲｒ２との位
相差はΔｔとなり、この位相差Δｔはロートデータｘｌ
、ｘ２の設定によってに任意の値とすることができる。

このようにタイミング発生部５より出力される書き込み
リセット信号Ｒｗは走査変換回路４Ｙ。

４Ｒ，４Ｂに供給され、読み出しリセット信号Ｒ「ｌは
走査変換回路４Ｙに供給され、読み出しリセット信号Ｒ
ｒ２は走査変換回路４Ｒ，４Ｂに供給されろ。

本例は以上のように構成され、走査変換回路４Ｙでは、
書き込みリセット信号Ｒｗに同期してメモリへの書き込
みが行なわれると共に、読み出しノセット信号Ｒｒｌに
同期してメモリからの読み出しが行なわれる。したがっ
て、この走査変換回路４Ｙに供給される輝度信号Ｙが、
第３図Ａに示すようであるとき、この走査変換回路４Ｙ
より出力される輝度信号Ｙ′は、同図Ｇに示すようにな
る。

また、走査変換回路４Ｒ，４Ｂでは、書き込みリセット
信号Ｒｗに同期してメモリへの書き込みが行なわれると
共に、読み出しリセット信号Ｒｒ２に同期してメモリか
らの読み出しが行なわれる。

したがって、この走査変換回路４Ｒ，４Ｂに供給される
色差信号Ｒ−Ｙ、　　Ｂ　−Ｙが、第３図Ｂに示すよっ
てあるとき、この走査変換回路４Ｒ，４Ｂより出力され
る色差信号Ｒ’−Ｙ’、Ｂ’　−Ｙ’は、同図Ｈに示す
ようになる。

この場合、読み出しリセット信号ＲｒｌとＲｒ２の間に
はΔｔだけの位相差があるので、これら走査変換回路４
Ｙ、４Ｒ，４Ｂでは、輝度信号Ｙ′と色差信号Ｒ’−Ｙ
’、Ｂ’−Ｙ’とにΔｔの位相差が付加される。

したがって、ロードデータｘｉ、ｘ２の設定によって、
読み出しリセット信号ＲｒｌとＲｒ２の位相差Δｔを所
定の値とすることができ、輝度信号Ｙ′と色差信号Ｒ’
−Ｙ’、Ｂ’−Ｙ’の位相差を容易に調整することがで
きる。

このように本例によれば、位相調整用の遅延回路を新た
に挿入する必要がなく、位相差の調整を良好に行なうこ
とができる。

なお、上述実施例においては、読み出しリセット信号Ｒ
ｒｌおよびＲｒ２の位相を双方とも可変できるようにし
たものであるが、位相調整の方向が一方向で良い場合に
は、どちらか一方のみを可変できるようにすればよい。

この場合、第２図例において、カウンタ５３、パルス幅
設定回路５４、あるいはカウンタ５５、パルス幅設定回
路５６のいずれかを省略することができる。

例えば、輝度信号Ｙ′の位相を基準として色差信号Ｒ’
−Ｙ’、Ｂ’−Ｙ’の位相を遅らせる方向に調整する場
合には、カウンタ５３、パルス幅設定回路５４を省略で
き、一方、色差信号Ｒ′Ｙ’　、Ｂ’−Ｙ’の位相を基
準として輝度信号Ｙ′の位相を遅らせる方向に！１１！
！する場合には、カウンタ５５、パルス＠設定回路５６
を省略できる。

また、上述実施例においては、書き込みリセット信号Ｒ
ｗを共通としたものであるが、読み出しリセット信号を
共通とすると共に、２系統の書き込みリセット１言号を
使用してもよく、同様の作用効果が得られることは明ら
かである。

また、上述実施例では、信号処理部３より赤色差信号Ｒ
−Ｙおよび青色差信号Ｂ−Ｙが並列的に出力され、それ
ぞれ走査変換回路４Ｒおよび４Ｂで走査変換されるよう
にしたものであるが、信号処理部３より赤色差信号Ｒ−
Ｙおよび青色差信号Ｂ−Ｙが点順次信号として出力され
、１つの走査変換回路で走査変換されるものにも、この
発明を同様に適用することができる。

また、上述実施例においては、走査変換回路４Ｙ、４Ｒ
，４Ｇでは、走査線数が２倍となるように走査変換が行
なわれるものであるが、走査線数を３倍以上とするもの
にも、この発明を同様に適用することができる。

ざらに、第２図例において、パルス幅設定回路５４およ
び５６は、それぞれカウンタ５３および５５内に一体的
に構成してもよい。

［発明の効果］ 以上説明したように、この発明によれば、走査変換用メ
モリの書き込みあるいは読み出しタイミングが制御され
て、輝度信号と色信号との位相調整が行なわれるもので
あり、ハードウェアの増加を招くことなく、輝度信号お
よび色信号の位相差を良好に調整することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図はタ
イミング発生部の構成図、第３図は実施例の走査変換回
路の説明図、第４図は従来例の構成図、第５図は従来例
の走査変換回路の説明図である。 ４Ｙ。 ６Ｙ。 ７Ｙ。 ４Ｒ。 ６Ｒ。 ７Ｒ。 １　◆ ２　・ ３　◆ ４　Ｂ　・ ５　・ ６　Ｂ　◆ ７　Ｂ　・ ８　・ ・入力端子 ・Ａ／Ｄ変換器 ・信号処理部 ・走査変換回路 ・タイミング発生部 ・Ｄ／Ａ変換器 ・ローパスフィルタ ◆マトリックス回路

Claims (1)

【特許請求の範囲】
1. （１）輝度信号の走査変換を行なう第１の走査変換用メ
   モリと、色信号の走査変換を行なう第２の走査変換用メ
   モリと、１系統の書き込み制御信号および２系統の読み
   出し制御信号あるいは２系統の書き込み制御信号および
   １系統の読み出し制御信号を発生する制御信号発生手段
   とを備え、上記２系統の制御信号のうち少なくとも一方
   の位相は可変できるようにされ、 上記１系統の制御信号によって上記第１および第２の走
   査変換用メモリの書き込みあるいは読み出しタイミング
   が制御され、 上記２系統の制御信号の一方によって上記第１の走査変
   換用メモリの読み出しあるいは書き込みタイミングが制
   御され、 上記２系統の制御信号の他方によって上記第２の走査変
   換用メモリの読み出しあるいは書き込みタミングが制御
   されることを特徴とする映像信号の走査変換装置。