JPH0362513A - 半導体超格子の製造方法 - Google Patents

半導体超格子の製造方法

Info

Publication number
JPH0362513A
JPH0362513A JP19762689A JP19762689A JPH0362513A JP H0362513 A JPH0362513 A JP H0362513A JP 19762689 A JP19762689 A JP 19762689A JP 19762689 A JP19762689 A JP 19762689A JP H0362513 A JPH0362513 A JP H0362513A
Authority
JP
Japan
Prior art keywords
atoms
fed
substrate
group
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19762689A
Other languages
English (en)
Inventor
Kenichi Nishi
研一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19762689A priority Critical patent/JPH0362513A/ja
Publication of JPH0362513A publication Critical patent/JPH0362513A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高易動度、大光非線形性の得られる半導体超
格子を、超薄膜、超細線の形で製造できる半導体超格子
の製造方法に関する。
〔従来の技術〕
従来、半導体超格子を、傾斜基板上に、傾斜方向に製作
する場合、その超格子構造は、通常、MOCVD法、M
BE法で製作されていた。筐た、原子層エピタキシー法
により製作される場合も、第1の和族原子、V族原子、
第2の■族原子、V族原子と交互に異なる相談原子とV
族原子を供給する方法により製作されていた。この−例
は福井らにより、アプライド・フィジックス・レターズ
50巻13号824ページ(1987年)に掲載されて
いる( T、 Fukui etal、 、 Appl
、Phys、Lett。
50、824 (1984)、)。
〔発明が解決しようとする課題〕
上述した従来の半導体超格子の製造方法では、超格子の
積層方向を厳密に基板の傾斜方向とする事は困難であっ
た。これは、基板を傾斜する事によυ形成される表面の
平坦なステップと、その端部のエツジを用いて超格子を
形成させる際に、各成長サイクルごとの表面のステップ
の大きさが本来基板の有するステップの大きさと異なる
と、積層方向に対して斜めにエツジが位置してしまうか
らである。したがって、製作された超格子構造は、この
ステップ面に対し垂直な方向からずれた方向に積層され
た構造となりやすいという欠点がある。
〔課題を解決するための手段〕
本発明による半導体超格子の製造方法は、m−■族化合
物半導体の結晶成長法において、主面方位(XOO)か
ら(,1101方向へ傾斜した基板上に、■鉄原子の表
面吸着が、表面被覆率が1.0で自己抑制的に終了する
原子層エピタキシーを用い、第1の■鉄原子を表面被覆
率がX(Xは0以上1未満の実数)となる様に制御して
供給する第1の工程と、第2の■鉄原子を表面被覆率が
1−X以上となる様制御して供給する第2の工程と、■
鉄原子を第1及び第2の工程後に供給する第3の工程を
含み、該第1から第3までの工程を複数回繰υ返して、
積層面法線方向に垂直で、かつ基板傾斜方向と同一方向
に半導体超格子を製造する事に特徴がある。
〔作用〕
以下色直を用いて本発明の詳細な説明する。第1図は本
発明の一実施例の工程図でめる。ここで、一般的に、I
n原子を第1の■鉄原子、G a JfL子を第2の■
鉄原子、As原子を■鉄原子として考える。
!ず、例として、第1図(a)に示す(001)InP
基板lOで、<110>方向に2°傾斜させたものを考
える。ここで、(001)面であるステップの幅は、<
110>方向に約170A程度となる(InP基板の場
合)。第1の工程として、被覆率0.4となる様に第1
の■鉄原子(In)を供給する場合を考える。ここで、
原子層エピタキシー法によれば、第1の■鉄原子11は
、第1図(b)の様に各ステップ上に、図中左側のエツ
ジからのびるように表面に付着する。しかも、■族原子
上VCさらIll族原子が重なる事はない。次に第2の
工程として、第2の■鉄原子(Ga)を供給する。ここ
で、被覆率を1−0.4 = 0.6以上とする。する
と、原子層エピタキシー法では、第1図(C)に示すよ
うに、表面の第1の■族で覆われていない領域すべてに
第2の■鉄原子(Ga) 12が付着し、しかも、その
状態からさらに、第2の■鉄原子が表面に付着する事は
ない。この状態で、次の第3の工程としてV鉄原子を供
給すれば、第1図(d)に示す如く、■鉄原子11,1
2とV鉄原子13が結合し、−原子要分だけ化合物半導
体が成長する事になる。この第1から第3の工程後の表
面状態は、従来エツジが存在した部分の上に、次のエツ
ジ部分が存在する。
したがって、上記第1から第3の工程を繰り返しても、
超格子の形成方向は常に<110>方向であり、その超
格子構造のInAs半導体とGaAs半導体の境界は1
つは基板のエツジ部分、1つはステップ上のステップ幅
を0.4:0.6の比率で分割する部分となる。
ここで重要な事は、第1の■鉄原子の供給量を厳密に制
御すれば、第2の■族供給量の制御が完全でなくとも超
格子の形成方向は常に<110>方向となる事である。
通常は、第1の■族と第2の■族の合計の被覆率が厳密
に1.0にならなければ、超格子の形成方向は斜めにな
ったが、本発明によれば、第1の■族の供給量を毎回の
工程で同一とするだけで、形成方向は常に<110>方
向となる。
尚、被覆率は成長時間や原子供給量等を制御することで
精密に制御できる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の工程図である。こことでは
、InP基板10上のInAs/GaAs超格子構造に
ついて説明する。
InP基板は、(001)面で、<110>方向に2°
傾斜した表面を有する。原子層エピタキシー法として、
有機金属気相成長法(MOVPE法)を用い、材料とし
てトリメチルインジウム(TMIn:(CH3)!In
)と、トリメチルガリウム(TMGa: (CHs )
3 G a)とアルシン(AsH3)を用いた。
基板温度は成長中480℃とした。
第1図(a)に、成長前の基板10の断面を模式的に示
す。幅約17OAのステップが<110>方向に形成さ
れている。次に、T M I nを、表面被覆率が0.
4となる様に供給する。ここで、被覆率は、通常の成長
時の成長速度から求める。この、第1の工程としてのT
 M I n供給後の様子を第1図(b)に示す。In
原子11ば、各ステップ上に、エクジ部分がステップ方
向へ伸びる形に付着する。次に、第2の工程としてT 
M G aを供給する。ここで、G a 12の表面被
覆率が約0.8となる様に供給する。その後の様子を第
1図(C)に示す。各ステップは、その4割がInで、
残b6割がGaで覆われ、その状態で■族の表面への付
着は終了する。
次に、第3の工程として、AsH3を供給する。この工
程後、表面に付着していたIn及びGaの■族原子はA
sと結合し、表面ばAs原子13が露出した形となる。
この様子を第1図(d)に示す。ここで、ステップ位置
は、第1の工程前と同一になっている。
以下、第1から第3の工程を繰り返して超格子構造を形
成する。この超格子構造の模式的な断面図を第2図に示
す。I nAs層21とG a A s層22が形成さ
れ、各層の境界は工、ジ上、及びステップを0.4:0
.6に分割する線上に存在する。したがって、<110
>方向からずれずに、超格子構造の積層方向が形成され
る。
以上ここでは一実施例について述べたが、用いる■族原
子としてはIn、Ga、AJ等のうちどの組み合わせで
も良い。オたV族原子も、As、P、8b等、どの元素
を用いてもか筐わない。
〔発明の効果〕
以上説明したように、本発明は、原子層エピタキシー法
を用い、2種の■族原子を、1つは厳密に、もう1つは
表面を全て被覆する様に供給することによう、形成方向
が基板傾斜方向と一致した超格子構造を容易に実現でき
る効果がある。
【図面の簡単な説明】
第1図は本発明の製造方法を示す工程図であり、第1図
(a)は工程前、(b)は第1工程後、(C)は第2工
程後、(d)は第3工程後の様子を模式的に示す断面図
である。1irl:L図12超槁本の断面図であう。 図において、 10 ”・・” (001) I n P基板(<11
0>方向へ2゜傾斜)、11・・・・・・In原子、1
2・・・・・・Ga原子、13・・・・・・As原子、
21・・・・・・InAs層、22・・・・・・GaA
s層、である。

Claims (1)

  1. 【特許請求の範囲】 III族原子の表面吸着が、表面被覆率が1.0で自己抑
    制的に終了する原子層エピタキシーを用い、主面方位{
    100}から〔110〕方向へ傾斜した半導体基板上に
    、第1のIII族原子を表面被覆率がX(Xは0以上1未
    満の実数)となる様に供給する第1の工程と、第2のI
    II族原子を表面被覆率が1−X以上となる様供給する第
    2の工程と、V族原子を、第1及び第2の工程後に供給
    する第3の工程を含み、該第1から第3までの工程を複
    数回繰り返す事を特徴とする半導体超格子の製造方法。
JP19762689A 1989-07-28 1989-07-28 半導体超格子の製造方法 Pending JPH0362513A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19762689A JPH0362513A (ja) 1989-07-28 1989-07-28 半導体超格子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19762689A JPH0362513A (ja) 1989-07-28 1989-07-28 半導体超格子の製造方法

Publications (1)

Publication Number Publication Date
JPH0362513A true JPH0362513A (ja) 1991-03-18

Family

ID=16377614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19762689A Pending JPH0362513A (ja) 1989-07-28 1989-07-28 半導体超格子の製造方法

Country Status (1)

Country Link
JP (1) JPH0362513A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5456206A (en) * 1994-12-07 1995-10-10 Electronics And Telecommunications Research Institute Method for two-dimensional epitaxial growth of III-V compound semiconductors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174327A (ja) * 1984-09-14 1986-04-16 エイ・ティ・アンド・ティ・コーポレーション 超格子デバイス
JPS6459806A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of transverse superlattice

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174327A (ja) * 1984-09-14 1986-04-16 エイ・ティ・アンド・ティ・コーポレーション 超格子デバイス
JPS6459806A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of transverse superlattice

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5456206A (en) * 1994-12-07 1995-10-10 Electronics And Telecommunications Research Institute Method for two-dimensional epitaxial growth of III-V compound semiconductors

Similar Documents

Publication Publication Date Title
JPH0727861B2 (ja) ▲iii▼−▲v▼族化合物半導体結晶の成長方法
JPH05291140A (ja) 化合物半導体薄膜の成長方法
JPH0362513A (ja) 半導体超格子の製造方法
JPH0692278B2 (ja) エピタキシャル成長方法
JPH02237021A (ja) 半導体装置の製造方法
JPH09213641A (ja) 有機金属気相成長による急峻なヘテロ界面の作製方法
JP2757407B2 (ja) 化合物半導体の結晶成長方法
JPH0431396A (ja) 半導体結晶成長方法
JPH02162717A (ja) 量子細線の形成方法
JP2733725B2 (ja) 半導体結晶成長方法
JP3335671B2 (ja) 原子層成長による量子細線および量子箱の形成方法
JP2753009B2 (ja) 化合物半導体の成長方法
JPS63299112A (ja) 一次元量子細線の製造方法
JP2533777B2 (ja) 一次元量子細線の製造方法
JP3098371B2 (ja) 半導体結晶成長方法
JPS62219614A (ja) 化合物半導体の成長方法
JP3668802B2 (ja) 原子層成長による薄膜形成方法
Lee et al. Selective area growth at multi-atomic-height steps arranged on GaAs (111) A vicinal surfaces by atomic layer epitaxy
JP3134315B2 (ja) 化合物半導体結晶の選択成長方法
JPS5984417A (ja) 3−5族混晶半導体装置
JPH0423471A (ja) 縦型超格子素子の製造方法
JP2001019598A (ja) Iii−v族化合物半導体の気相成長方法
JPS63266812A (ja) 半導体結晶成長法
JPH0760795B2 (ja) 気相薄膜形成装置
JPH01203291A (ja) 気相成長用半導体基板ホルダー