JPH0361874A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0361874A
JPH0361874A JP1198495A JP19849589A JPH0361874A JP H0361874 A JPH0361874 A JP H0361874A JP 1198495 A JP1198495 A JP 1198495A JP 19849589 A JP19849589 A JP 19849589A JP H0361874 A JPH0361874 A JP H0361874A
Authority
JP
Japan
Prior art keywords
rwm
output
circuit
input
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1198495A
Other languages
English (en)
Other versions
JP2833787B2 (ja
Inventor
Akiya Arimoto
在本 昭哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1198495A priority Critical patent/JP2833787B2/ja
Publication of JPH0361874A publication Critical patent/JPH0361874A/ja
Application granted granted Critical
Publication of JP2833787B2 publication Critical patent/JP2833787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、読み出し書きこみ可能なメモリ(Read
/l1rite Memory %以下RWMと略す)
を内蔵した論理集積回路に関するものである。
〔従来の技術〕
近年の集積回路製造技術の向上に伴い、読み出し書きこ
み可能なメモリ (RWM)を内蔵する論理集積回路が
多くなってきている。
第6図は従来のRWM内蔵半導体集積回路のブロック図
である0図において、(la)、 (lb)・・・・・
・(1■)は入力端子、(2)は入力回路、(3)は論
理回路、制御信号、(4)は論理回路、(5)はRW 
M it’制御出力、(6)はRWM書きこみデータ信
号、(nはRWM読み出しデータ入力、((イ)はRW
M、+91は論理回路出力、α・は出力回路、(lla
) 、 (llb)・・・・・・ (11曽)は出力端
子を示す。
次に動作について説明する。集積回路外より与えられた
信号は入力端子(la)、 (lb)・・・・・・(1
鵬〉より入力され、入力回路(2)を介して論理回路制
御信号(3)となって論理回路(4)を駆動する。
論理回路(4)はその動作中に中間生成データを保存す
るためRWMI14III出力(5)を生威し、RWM
書きこみデータ信号(6)をRW M +81に書きこ
む、後刻RW M +81に書きこんだ中間生成データ
をとりこむため論理回路(4)はRW M 1111 
?I出力(5)を生威し、RWM読み出しデータ入力(
7)を取りこみ、これを加エして論理回路出力(9)を
出力回路α呻を介して出力端子(lla) 、 (ll
b)・・・・・・(11)より出力する。
上記のような集積回路の良/不良を試験するにあたって
は、内部のRW M (81のすべてにデータが書きこ
み/読み出しされてその結果が期待通りの出力が、出力
端子(lla) (llb)・・・・・・(11■)よ
り出力されるかどうかを検査する必要があるが、論理回
路(4)がRWMQυの全領域にデータを書きこみ、読
み出すまでには長大な時間を必要とするため、テストコ
ストが莫大となり実用的ではない。
このため第7図のブロック図に示すような集積回路内の
論理回路(4)とRW M (81とを別々に試験可能
な構成とした半導体集積回路がある。
第7図において、(la) 〜(1m)、+21〜(1
1、(lla)〜(11■)は第6図に示したものと同
等である。(2)はRWM制御入力、0はRWMデータ
入力、(2)はRWMデータ出力、α9はテスト入力、
Olはテスト制御回路、αDはテスト用RWM制御出力
、Qlはテスト用データ信号、α噂はテスト用スイッチ
制御信号、(至)は出力回路入力、(21)はRWM1
11人力切りかえスイッチ、(22)はRWMデータ入
力切りかえスイッチ、(23〉はRWM読み出しデータ
信号切りかえスイッチ、(24)は出力回路入力切りか
えスイッチを示す。
次に第7図によって動作を説明する。
この集積回路が、実際に動作を行う場合はRWMil1
m入力切りかえスイッチ(21〉は論理回路(4)のR
WMIII御出力(5)とRW M (81のRWM!
11111入力(2)と接続し、RWM読み出しデータ
入力切りかえスイッチ(22)は、論理回路(4)のR
WM書きこみデータ信号(6)とRW M (81のR
WMデータ入力α勇と接続し、RWM読み出しデータ信
号切りかえスイッチ(23)はRWMデータ出力(2)
と論理回路読み出しデータ入力(7)と接続し、出力回
路入力切りかえスイッチ(24)は論理回路出力(9)
と出力回路入力(2)とを接続する。これらのスイッチ
は入力回路(2)よりのテスト入力(2)によりテスト
制御回路αGのテスト用スイッチliIIm信号Qlに
より制御される。この場合、集積回路内の信号の流れは
第6図と同様となる。
第7図の集積回路において、テストを行う際の各スイッ
チの切りかえ状態を第8図ないし第11図の各ブロック
図に示し、第8図はRW M (81をテストする場合
、第9図は論理回路(41をテストする場合、第10図
はRwMwtm出力(5)をテストする場合、第11図
はRWM書きこみデータ信号(6)をテストする場合を
それぞれ示す0図において(la)〜(1m)、(21
〜Ql 、 (lla)  〜(l1m)  、u 〜
(24)は第7図に示したものと同等であるので説明を
省略する。
RW M (81をテストする場合には第8図の如くR
W M *J ’M入力切りかえスイッチ(21)はテ
スト制御回路O1のテスト用RW M II fa出力
α力とRW M (8)のRWM制御入力(2)を接続
し、RWMデータ入力切りかえスイッチ(22)はテス
ト制御回路α・のテスト用データ信号(至)とRW M
 (8)のRWMデータ人力03と接続し、出力回路入
力切りかえスイッチ(24)はRW M (81のRW
Mデータ出力(2)と出力回路[11の出力回路入力(
至)とを接続する。
この接続状態で入力端子(la) (lb)・・・・・
・(1g+)より適切な信号を入れテスト用RWM制御
出力αDを制御しテストデータをテスト用データ信号a
llを通じてRW M (81に書きこみ、そのデータ
を出力回路入力切りかえスイッチ(24)を介して出力
回路O1に導き出力端子(lla) (llb)・・・
・・・(IIm)より取り出すことにより、第6図の集
積回路に比してはるかに高速にテストが実行できる。
論理回路(4)をテストする場合には第9図の如くRW
M読み出しデータ信号切りかえスイッチ(23)はテス
ト制御回路a19のテスト用データ信号01と論理回路
[4)のRWMの読み出しデータ入力(7)と接続し、
出力回路入力切りかえスイッチ(24)は、論理回路(
4)の論理回路出力(9)と出力回路αのの出力回路入
力(2)とを接続する。
この接続状態で入力端子(la) (lb)・・・・・
・(1醜)より適切な信号を入力し論理回路(4)に通
常動作と同一動作を行わせ、本来の通常動作ではRW 
M 1111)よりのRWMデータ出力α〜が与えられ
るところのRWM読み出しデータ入力(7)にテスト制
御回路0IIよりのテスト用データ信号α・を与えるこ
とにより、RW M (81と完全に分離して論理回路
(4)の試験が行われる。
この場合、論理回路(4)のRW M Ill ’4B
出力(5)またはRWM書きこみデータ信号(6)の不
良が検出できない危険があるが、これらについては第1
0図の如く出力回路入力きりかえスイッチ(24)によ
り論理回路(4)のRWM制御出力(5)と出力回路(
2)の出力回路入力(至)とを接続する状態でのテスト
、および第11図の如く出力回路人力きりかえスイッチ
(24〉により論理回路(4)のRWM書きこみデータ
信号(6)と出力回路α・の出力回路入力(至)とを接
続する状態でのテストを行うことにより回避できる。
〔発明が解決しようとする課題〕
従来の半導体集積回路は以上のように構成されているの
で、論理回路のRWM制御出力、RWM書きこみデータ
信号の変化速度は論理回出力に比して高速に変化する信
号である場合が多く、安定に試験をすることが難しいと
いう問題点があった。
この発明は上記のような問題点を解決するためになされ
たものであり、RWMを内蔵する集積回路において、テ
ストを容易化することを目的としている。
〔課題を解決するための手段〕
この発明に係る半導体集積回路は、テスト状態において
内部信号を内蔵する読み出、し書きこみ可能メモリに書
きこみ後刻それを読み出すことを可能な構成としたもの
である。
〔作 用〕
この発明による半導体集積回路において、テスト状態に
おいて高速な内部信号を一旦内蔵する読み出し書きこみ
可能なメモリに書きこんでおき後に速度を落としてメモ
リ読み出し動作を行うことにより高速信号を外部より安
定にテストを行うことが可能になる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図は半導体集積回路のブロック図である。
第2図ないし第5図は第1図の集積回路においてテスト
を行う際の各スイッチの切りかえ状態を示すブロック図
で、第2図は論理回路出力をテストする場合、第3図は
RW M ill 11出力をテストする場合、第4図
はRWM書きこみデータ信号をテストする場合、第5図
はRWMをテストする場合をそれぞれ示す。
図において(la) 〜(1m)、+21〜Ql、(l
la) 〜(IIm)(2)〜(24)は第6図及び第
7図の従来例に示したのと同等であるので説明を省略す
る。
第1図において、RWMim入力切り入力法イッチ(2
1)はRWMliII御人力Oを論理回路(4)のRW
Mll1m出力(5)とテスト用RWM制御出力α力と
を切りかえる働き、RWMデータ入力入力式えスイッチ
、(22)はRWMデータ入力(至)を論理回路(4)
のRWM書き込みデータ信号(6)とRWM制御出力(
5)と論理回路出力(9)とテスト用データ信号α榎と
を切りかえる働き、RWM読み出しデータ信号切りかえ
スイッチ(23)は論理回路(4)のRWM読み出しデ
ータ人力(7)をRWMデータ出力αOとテスト用デー
タ信号Qlとを切りかえる働き、出力回路入力切りかえ
スイッチ(24)は出力回路人力Q・を論理回路出力(
9)とRWMデータ出力(2)とで切りかえる働きをそ
れぞれ行う。
これらのスイッチはテスト制御回路(至)より発生する
テスト用スイッチ制御信号a・で切りかえを制御する。
次に動作について説明する。
通常の動作においては第1図の如<、RWM制御制御入
力側えスイッチ(21)は論理回路(4)のRWM11
1m出力(5)とRWM1111人力Qjと1laL、
RWMデータ入力入力式えスイッチ(22)は論理回路
(4)のRWM書きこみデータ信号(6)とRWMデー
タ入力(至)とを接続し、RWM読みだしデータ信号切
りかえスイッチ(23)はRWMデータ出力(2)と論
理回路(4)のRWM読み出しデータ入力(7)とを接
続し、出力回路入力切りかえスイッチ(24)は論理回
路出力(9)と出力回路入力(至)とを接続する。この
場合、論理回路(4)は入力回路(2)より論理回路制
御信号(3)を受けとり、RW M (81ニ対して、
RwMIIIllI出力(5)を与えて、RWM書きこ
みデータ信号(6)のデータ書きこみおよびRWM読み
出しデータ入力(7)の読み出しを行い、その結果を基
に、論理回路出力(9)を出力回路α呻を経て出力端子
(Ila) (Ilb) ・・・・・・(1b+)より
出力する。
論理回路(4)の論理回路出力(9)のテストを行う場
合は、第2図の如<、RWM制御制御入力態えスイッチ
(21)はテスト用RWM制御出力07)とRWM制御
人力Oとを接続し、RWMデータ入力入力側えスイッチ
(22)は論理回路出力(9)とRWMデータ入力(至
)とを接続し、RWM読みだしデータ信号切りかえスイ
ッチ(23)はテスト用データ信号α・と論理回路(4
)のRWM読み出しデータ人力(7)とを接続し、出力
回路切りかえスイッチ(24)はRWMデータ出力(+
41と出力回路入力(至)とを接続する。この時、論理
回路(4)は入力回路(2)より論理回路制御信号(3
)を受けとり、RWM@御出力(5)、RWM書きこみ
データ信号(6)を発生するが、これらは切り捨てられ
テスト制御@路aI9よりのテスト用データ信号α瞬を
RWM読み出しデータ入力(7)として受けとり論理回
路出力(9)を発生する。この論理回路出力(9)はR
WMデータ入力入力側えスッチ(22)を介してRW 
M (8ンにテスト用RWMWjm出力<ITJの制御
のもとに書きこみが行われる。論理回路出力(9)の検
証は論理回路出力(9)の状態変化を逐次書きこんだR
WM(8)を後刻に低速に読み出しを行いRWMデータ
出力αOを出力回路入力切りかえスイッチ(24)を介
して出力することによって安定に正常/異常の判定を行
うことが出来る。
論理回路(4)のRWM制御出力(5)については第3
図の如<RWMデータ入力入力側えスイッチ(22)に
よってRWMvJ′a出力(5)とRWMデータ入力0
1とを接続することにより、上記と同じ手法でテストが
実施例できる。
同様に論理回路(4)のRWM書きこみデータ信号(6
)については第4図の如<、RWMデータ入力入力側え
スイッチ(22)によってRWM書きこみデータ信号(
6)とRWMデータ入力α国とを接続することによりや
はり同じ手法でテストが実施できる。
集積回路中のRW M fil単体のテストについては
第5図の如< RWM制御制御入力態えスイッチ(21
)はテスト用RWM?#I御出力ODとRW M II
 111入力(2)とを接続し、RWMデータ入力入力
側えスイッチ(22)はテスト用データ信号(2)とR
WMデータ人力(13とを接続し、出力回路入力切りか
えスイッチ(24)はRWMデータ出力(2)と出力回
路入力(至)とを接続する。この状態で入力回路(2)
よりテスト制御回路aI9をテスト入力(至)によって
制御することによりRW M (81単体のテストが出
来る。
〔発明の効果〕
以上のように、この発明によればテスト状態において内
部信号を内蔵する読み出し書きこみ可能なメモリに書き
こみ後刻それを読み出すことによりテストの安定に実施
できる集積回路が得られる。
【図面の簡単な説明】 第1図は、この発明の一実施例である半導体集積回路の
ブロック図、第2図ないし第5図は第1図の半導体集積
回路においてテストを行う際の各スイッチの切りかえ状
態を示すブロック図で、第2図は論理回路出力をテスト
する場合、第3図はRWM制御出力をテストする場合、
第4図はRWM書きこみデータ信号をテストする場合、
第5図はRWMをテストする場合をそれぞれ示す。 第6図は従来のRWM内蔵半導体集積回路のブロック図
、第7図は従来のテスト回路を持つRWM内蔵半導体集
積回路のブロック図、第8図ないし第11図は第7図の
半導体集積回路においてテストを行う際の各スイッチの
切りかえ状態を示すブロック図で、第8図はRWMをテ
ストする場合、第9図は論理回路出力をテストする場合
、第1O図はRWMIIIWj出力をテストする場合、
第11図はRWM書きこみデータ信号をテストする場合
をそれぞれ示す。 図中において、(la) (lb)・・・・・・(1m
)は入力端子、(2)は入力回路、(3)は論理回路制
御信号、(41は論理回路、(5)はRWM制御出力、
(6)はRWM書きこみデータ信号、(7)はRWM読
み出しデータ人力、(8)はRWM、(91は論理回路
出力、Qlは出力回路、(lla) (llb) −−
(l1m) は出力端子、(2)はRWM1ilI御入
力、αjはRWMデータ入力、αOばRWMデータ出力
、(2)はテスト入力、α鴫はテスト制御回路、alは
テスト用RwM!l1m出力、(至)はテスト用データ
信号、(2)はテスト用スイッチ制御信号、(至)は出
角回路入力、(21)はRWM制御入力切りかえスイッ
チ、(22)はRWMデータ入力入力側えスイッチ、(
23)はRWM読み出しデータ信号切りかえスイッチ、
(24)は出力回路入力切りかえスイッチを示す。 なお、図中同−将号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 論理回路と読み出し書きこみ可能なメモリと、テスト時
    に論理回路と読み出し書き込み可能なメモリを単独にテ
    ストを行うためのテスト制御回路およびテスト用信号切
    りかえ回路を内蔵し、テスト時にテスト制御回路および
    テスト用信号切りかえ回路を用いて論理回路の信号を読
    み出し書き込み可能なメモリに一旦書きこみ、これを後
    刻読み出しを行うことを可能な構成としたことを特徴と
    する半導体集積回路。
JP1198495A 1989-07-31 1989-07-31 半導体集積回路 Expired - Fee Related JP2833787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1198495A JP2833787B2 (ja) 1989-07-31 1989-07-31 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198495A JP2833787B2 (ja) 1989-07-31 1989-07-31 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH0361874A true JPH0361874A (ja) 1991-03-18
JP2833787B2 JP2833787B2 (ja) 1998-12-09

Family

ID=16392075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198495A Expired - Fee Related JP2833787B2 (ja) 1989-07-31 1989-07-31 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2833787B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0802418A2 (en) * 1996-04-18 1997-10-22 Motorola, Inc. Method for high-speed testing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0802418A2 (en) * 1996-04-18 1997-10-22 Motorola, Inc. Method for high-speed testing a semiconductor device
EP0802418A3 (en) * 1996-04-18 1999-03-10 Motorola, Inc. Method for high-speed testing a semiconductor device

Also Published As

Publication number Publication date
JP2833787B2 (ja) 1998-12-09

Similar Documents

Publication Publication Date Title
JPH027434B2 (ja)
JP3588075B2 (ja) 集積回路および該集積回路のテスト方法
JPH0342732A (ja) 半導体集積回路
JP3751096B2 (ja) 半導体メモリ装置の併合データモード選択方法
JPH0361874A (ja) 半導体集積回路
JPH03283199A (ja) 複数ビット並列テスト回路を具備する半導体メモリ
US20030184335A1 (en) Method of electrically testing semiconductor devices
JPH02245681A (ja) 複合型集積回路
JPS6085500A (ja) 高集積回路素子内蔵メモリの試験方式
JP2869243B2 (ja) メモリテスト装置
JP2637653B2 (ja) 冗長化制御装置
JPH0235700A (ja) メモリ回路
JPS63263949A (ja) 同期端局試験器
JPH01184550A (ja) 中間制御装置のテスト回路
JPS62123756A (ja) 半導体集積回路装置
JPS5875203A (ja) 二重化シ−ケンス制御装置
JP3119568B2 (ja) 半導体集積回路
JPH042000A (ja) Ramテストモードを備えた半導体集積回路
JPH0484783A (ja) 半導体集積回路の試験方式
JPS5930299A (ja) 集積回路
JPH02276090A (ja) 半導体メモリ集積回路
JPH03250348A (ja) メモリの診断方式
JPH0574196A (ja) テスト用回路を内蔵したメモリ装置
JPH09231794A (ja) 半導体記憶装置および測定回路
JPH09160836A (ja) メモリパリティエラー監視装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees